厂商名称:Zarlink Semiconductor (Microsemi)


receiver and transmitter interface


  • 亲,您要的详细信息都在下载文档里了!




                                                                     Receiver and Transmitter Interface

                                                                     DS4287                         ISSUE 5.0                      December 1997

   ACE9020 is a VHF oscillator, up-converter and prescaler.                             Ordering Information

It is used in an offset modulated transmit architecture where a

UHF synthesiser makes the channel selection and a second                            SSOP 28 lead package, code NP28

synthesiser generates a fixed transmit offset.                               ACE9020B/KG/NP1S - anti-static sticks

   A VCO signal drives a buffer in ACE9020 to feed an on-                       ACE9020B/KG/NP1T - tape mounted

chip prescaler and transmit up-converter. The prescaler is a

dual two-modulus divider and drives the main synthesiser

input of the ACE9030. The SSB up-converter suppresses the

unwanted transmit sideband.

   The  VHF   oscillator  is   buffered  to  drive  the  auxiliary

synthesiser input of the ACE9030 and is locked to the offset                            PD1     1                 28    VCC

frequency.  This   frequency   is  modulated    by  varying  the                        PD2                             n.c.

resonant frequency of the external tank circuit. Both this                              GND                             n.c.

oscillator and the UHF VCO drive the up-converting mixer to                         BIAS_REF        ACE9020             VCC_RX

                                                                                     VCC_TX                             n.c.

generate the transmit signal.                                                        TXPA+                              RXVCOIN

   Various power saving modes for battery economy are                                   TXPA-                           GND_RX

included. These allow the transmit sections to be shut down                         RSET_TXPA                           VCC_TXOSC

during stand-by and the whole chip can be shut down during                          GND_TXOSC                           TXOSC-

sleep mode. The circuit techniques used have been chosen to                          TANK+                              TXOSC+

minimise external components and at the same time give very                             TANK-                           GND_DIV

                                                                                     VCC_DIV                            RATIO_SEL

high performance.                                                                   GND_OSC                             DIV_OUT-

                                                                                    MOD_CNTRL   14                15    DIV_OUT+

Features                                                             Note:   Pin 1 is identified by moulded       spot

•  Low Power Low Voltage (3.6 to 5.0 V) Operation                            and by coding orientation.                                NP28

•  Power Down Modes

•  Differential Signals to Minimise Cross-talk                                      Figure 1 - Pin connections          - top view

•  Auxiliary Oscillator with Transmit Up-converter

•  Prescaler for Main Synthesiser

•  Part of the ACE Integrated Cellular Phone Chipset

•  Small Outline 28 pin Package


Applications                                                                                                                        TXOSC-


•  AMPS and TACS Cellular Telephone                                          TANK+                                                  TXPA+

•  Two-Way Radio Systems                                                                VHF

                                                                             TANK-      OSC                                         TXPA-

Related Products                                                     BIAS_REF           BIAS &

                                                                             PD1        POWER

ACE9020     is part of the following chipset:                                           DOWN

                                                                             PD2        CONTROL

•  ACE9030        Radio Interface and Twin Synthesiser

•  ACE9040        Audio Processor

•  ACE9050        System Controller and Data Modem



   Supply voltage                                                6V

   Storage temperature                       - 65°C to + 150°C       RATIO_SEL

   Operating temperature                        - 30°C to + 85°C

   Voltage at any pin                        -0.3V to VCC +0.3V                                    DIVIDE BY                        DIV_OUT+

   Static Sensitivity (HBM) min                          500V        MOD_CNTRL                  64/65 OR 128/129


                                                                             Figure  2  - ACE9020 simplified            block  digram

PIN Connections

   Pin No.            Name   Type       Description

   1                   PD1           I  Power down control input 1

   2                   PD2           I  Power down control input 2

   3                   GND   Supply     Ground

   4             BIAS_REF            I  Reference current for bias control

   5               VCC_TX    Supply     Transmit section supply voltage

   6               TXPA+             O  Transmit up-converter open collector output

   7               TXPA-             O  Transmit up-converter open collector output

   8             RSET_TXPA           I  Reference current for transmit oscillator

   9             GND_TXOSC   Supply     Ground

   10              TANK+             I  Transmit oscillator tank circuit

   11              TANK-             I  Transmit oscillator tank circuit

   12              VCC_DIV   Supply     Divider section supply voltage

   13            GND_OSC     Supply     Ground

   14            MOD_CNTRL           I  Modulus control input

   15            DIV_OUT+            O  Divider output positive

   16            DIV_OUT-            O  Divider output negative

   17            RATIO_SEL           I  Ratio select

   18              GND_DIV   Supply     Ground divider section

   19              TXOSC+            O  Transmit oscillator monitor output positive

   20              TXOSC-            O  Transmit oscillator monitor output negative

   21            VCC_TXOSC   Supply     Transmit oscillator supply voltage

   22              GND_RX    Supply     Ground

   23              RXVCOIN           I  Input buffer for 1GHz VCO signal from ACE9010

   24                  n.c.          -  No connection

   25              VCC_RX    Supply     Receiver section supply voltage

   26                  n.c.          -  No connection

   27                  n.c.          -  No connection

   28                  VCC   Supply     ON/OFF logic supply voltage

Electrical Characteristics

   These characteristics apply over these ranges of conditions (unless otherwise stated):

       TAMB = – 30°C to + 85°C, VCC = 3.75 ± 0.15V or 4.85 ± 0.15V (see fig. 3 for test circuit).

DC Characteristics

   Characteristic                                                   Min              Typ           Max          Unit

   Supply Currents

   Sleep PD1 = 0, PD2 = 0                                                                          0.11         mA

   Standby PD1 = 1, PD2 = 0                                                          6             8            mA

   Transmit Set Up PD1 = 0, PD2 = 1                                                  36            51           mA

   Duplex PD1 = 1, PD2 = 1                                                           48            63           mA

   Input Levels

   PD1, PD2      High                                               1.9                            3.1          V

   PD1, PD2      Low                                                 0                             0.5          V

   Mod Cntrl  High                                               Vcc/2 + 0.3                       Vcc          V

   Mod Cntrl  Low                                                    0                             Vcc/2 - 0.3  V

   Ratio Sel  High                                               0.6Vcc                            Vcc          V

   Ratio Sel  Low                                                    0                             0.4Vcc       V

   Input Currents

   PD1, PD2      High                                                                              40           µA

   PD1, PD2      Low                                                -0.1                           0.1          µA


Electrical Characteristics

These characteristics apply over these ranges of conditions (unless otherwise stated):

         TAMB = -30°C to + 85°C, VCC = 3.75 ± 0.15V or VCC 4.85 ± 0.15V (see fig. 3 for test circuit).

AC Characteristics

Characteristic                                          Min                    Typ                      Max        Unit

TXOSC Output

Differential Output                                     500                                                        mV p-p

TxOsc Frequency                                         70                                              140        MHz

Frequency / Supply Sensitivity                                                                          75         kHz

Spurii > 700MHz                                                                                         -40        dBc

Differential Output Capacitance                                                                         2          pF

External Tank Inductance f = 90MHz                      82                     100                                 nH

External Tank Inductance f = 122.5MHz                   56                     68                                  nH

Power up time (from standby)                                                                            65         µs

TXPA Output Signal

Output Power (RL = 50Ω)                                 0                      3                        6          dBm

Noise at ∆f = +/- 45 MHz                                                                                -145       dBc/Hz

Noise at ∆f = +/- 25 kHz                                                                                -100       dBc/Hz

Harmonic Content                                                                                        -20        dBc

Spurious - Image                                                                                        -10        dBc

Spurious (fVCO ± 2faux)                                                                                 -30        dBc

Spurious (fVCO ± 3faux)                                                                                 -25        dBc

Spurious (∆f = 45MHz ± 15 kHz) except  2fVCO  -  9faux                                                  -105       dBc

Spurious  2fVCO - 9faux                                                                                 -60        dBc

Spurii within 800 to 940 MHz (note1)                                                                    -70        dBc

Other Spurii except image                                                                               -30        dBc

Isolation TXPA off (PD2 = PD1 = 1)                      55                                                         dB

Power up time                                                                                           25         µs

Isolation TXPA to RVCOIN                                45                                                         dB

Residual Modulation (note 2)                                                                            -40        dB

RVCOIN Input Signal

Signal Level                                            -10                                                        dBm

Input Impedance                                                                50                                  Ω

Divider input frequency                                 800                                             1100       MHz

Upconverter input frequency                             910                                             1040       MHz

Phase Noise ∆f = 45MHz                                                                                  -155       dBc/Hz

Phase Noise ∆f = 25kHz                                                                                  -117       dBc/Hz

Spurious - harmonic                                                                                     -20        dBc

Spurious - non-harmonic                                                                                 -80        dBc


Differential Output Level                               500                    600                                 mV p-p

Output Rise / Fall time                                                                                 15         ns

Mod Control Set up time                                 20                                                         ns

Mod Control Hold time                                                                                   1          ns


1. Exceptions.

Harmonics of divider output -37dBc max applicable when fVCO = 975.1354 MHz Ratio = 65

10th Harmonic of faux -47dBc applicable when faux = 90MHz, fVCO = 989.9375MHz

2. Residual modulation referenced to a 1kHz signal giving 3kHz deviation. Measured with 750µs de-emphasis     and  CCITT




                               6k8            100p                               5,12,21,25,28

                                                                         10                            19                 +

          VCO     Control                             100n                                                   TXOsc                        Vcc

                                                                18p                                    20                 -


                                                                         11                                                               27n


                                    6k8       100p                                                       6                                               27p

                                                                                                                  +                                                   Tx

                                                                             ACE9020                         TXPA             18n                                    Output

                       Rxvcoin                                                                                    -                           27n

                                                                         23                              7


                       Mod Cntrl                                         14                                               +

                                                                                                       15    Div Out

                       Ratio Sel                                                                       16                 -

                                                                         17                     3,9,13,

                                                                         1   2    4       8     18,22



                                                                                     22k     18k                      faux         =  90  MHz

                                                                    Figure 3 - ACE9020 Test circuit


   The ACE9020 is designed for use in a transceiver such as                                     filtering of the TXPA output will be required to provide further

an analog cellular phone, which uses an offset modulation                                       suppression of the unwanted upper sideband, local oscillator

transmit architecture. The circuit consists of a VHF voltage                                    signal       and     harmonics            to      meet   cellular     telephone

controlled    oscillator    to      generate   the    offset        frequency,       an         specifications.      SAW      filters     are         available  for  the     various

upconverter to transmit frequency and also a prescaler for the                                  transmit frequency bands.

main UHF phase locked loop. The Rxvcoin signal to the                                                    The upconverter outputs (TXPA + and -) are differential

ACE9020       is  normally          the  UHF   local        oscillator   used        for        current outputs. The use of differential outputs minimises

downconversion.                                                                                 current switching within the device and thus minimise cross-

   A   basic      block     diagram      is    shown        in  fig.     2,  further            talk     to  other   circuit  blocks.         The       TXPA     outputs   must  be

information on external connections is provided in the test                                     matched to the external filter, normally 50Ω and single-ended.

circuit (fig. 3) and the applications diagram (fig. 4).                                         The network shown in fig. 3 provides a transformation from

                                                                                                400Ω differential to 50Ω single-ended and also provides dc

VHF Oscillator                                                                                  bias from the Vcc supply to the open collector TXPA outputs.

   This     oscillator     is  a    differential    design      which       uses     an         This network provides plus and minus 90° phase shift in each

external    tank   circuit     as   shown     in    fig.    3  and    fig.   4.   The           output       which   are     then     summed.           Alternatively      a  Balun

components shown in fig. 3 give a VCO frequency of 90MHz.                                       transformer       could   be       used,      it  will  again    be  necessary   to

A varactor diode is coupled capacitively to the tank circuit; the                               provide dc bias to the TXPA outputs. The load to the current

anode is referenced to ground via a resistor. The VCO control                                   outputs should be maximised to obtain the maximum power

from a synthesiser (eg ACE9030) charge pump output is                                           output; 400Ω is an optimum figure as higher values require

applied to the cathode of the varactor also through a resistor.                                 impractical component values for matching.

These  resistors       should       be   the  same          value    to  keep     the

differential      circuit   balanced.         The     VCO       gain     with     the           Prescaler

components shown will be typically 2 MHz/V. Modulation is                                                The two modulus prescaler is part of the UHF phase

applied to the anode via a resistive divider as shown in fig. 4;                                locked loop. It will typically be operating with ACE9030 radio

the actual signal applied to the varactor will be small as the                                  interface and synthesiser. There is also a choice of divider

frequency deviation will typically be a maximum of 12kHz in                                     ratio, set by the ratio select input as shown in table. 1, below.

many   applications.        Differential      buffered         outputs   from     the                                                         Ratio Sel          Ratio Sel

oscillator (TXOSC) interface directly to the ACE9030 auxiliary                                                                                    = LOW              = HIGH

synthesier inputs.

                                                                                                  Mod_Cntrl = LOW                                  ÷129               ÷65

Upconverter                                                                                       Mod_Cntrl = HIGH                                 ÷128               ÷64

   An image reject mixer is used for the upconversion. This

provides    typically      20dB     rejection     of  the      unwanted         upper                                                 Table 1

sideband.     The  quadrature            networks     for      the  mixer    are     all

provided on chip; this is optimised for UHF local oscillator and                                         The differential divider outputs can be directly coupled to

VHF offset oscillator frequencies typically used for analog                                     the ACE9030 main synthesiser inputs.

cellular phones on the AMPS and TACS systems. Further


Power Control Circuits

     The inputs PD1 and PD2 are used to select the operating          determined primarily by the VHF PLL settling time. The power

modes as shown below:                                                 down inputs can then be set to (0, 1) the full duplex condition.

                                                                      The intermediate state should also be used during a ‘handoff’

PD1     PD2  Mode                                                     during conversation on an analogue cellular phone, the VHF

0       0    Sleep              All circuits off                      PLL continuing to operate while the main UHF PLL changes

1       0    Standby            Prescaler On                          channel,  the  transmit     output  being     disabled.  It  is  also

1       1    Transmit Set Up    Prescaler, VHF                        recommended that the intermediate state is used when going

                                oscillator on. Upconverter off        from duplex (0, 1) to standby (1, 0) modes.

0       1    Duplex             All circuits on

                                                                      Operating Notes

     The power down inputs (PD1, PD2) are compatible with             Good RF layout techniques should be used for this device

ACE9030 digital outputs (DO5, 6, 7). These modes allow                to obtain optimum performance and also minimise crosstalk

circuit operation and power consumption to be optimised. The          between   circuit  blocks.  RF   supply    decoupling    should   be

ACE9020 can be put in sleep mode (0, 0) when the power                provided  adjacent  to      Vcc     pins;  a  value  of  27pF     is

consumption is minimal. The standby mode (1, 0) is used               recommended.

when the phone is in standby (receive only). The prescaler is         Two external bias resistors are required. A 22kΩ resistor

operational  to  maintain  the  main  UHF  PLL;    all    circuitry   is connected from BIAS REF (Pin 4) to ground. This sets an

associated with transmit functions is turned off.                     accurate reference current for the chip.      An 18k resistor is

     There is an intermediate transmit set up state (1, 1). This      connected from RSET TXPA (Pin 8) to ground which controls

allows the VHF oscillator and phase locked loop to stabilise          the output level of the VHF oscillator and hence the TXPA

before  enabling  the   upconverter,  preventing        spurious      output level.

transmissions.   The  time  required  for  this    state  will    be

                                                   Figure 4 - Application Diagram

                          For more information about all Zarlink products

                                                                   visit our Web Site at


Information relating to products and services furnished herein by Zarlink Semiconductor Inc. trading as Zarlink Semiconductor or its subsidiaries (collectively
“Zarlink”) is believed to be reliable. However, Zarlink assumes no liability for errors that may appear in this publication, or for liability otherwise arising from the
application or use of any such information, product or service or for any infringement of patents or other intellectual property rights owned by third parties which may
result from such application or use. Neither the supply of such information or purchase of product or service conveys any license, either express or implied, under
patents or other intellectual property rights owned by Zarlink or licensed from third parties by Zarlink, whatsoever. Purchasers of products are also hereby notified
that the use of product in certain ways or in combination with Zarlink, or non-Zarlink furnished goods or services may infringe patents or other intellectual property
rights owned by Zarlink.

This publication is issued to provide information only and (unless agreed by Zarlink in writing) may not be used, applied or reproduced for any purpose nor form part
of any order or contract nor to be regarded as a representation relating to the products or services concerned. The products, their specifications, services and other
information appearing in this publication are subject to change by Zarlink without notice. No warranty or guarantee express or implied is made regarding the
capability, performance or suitability of any product or service. Information concerning possible methods of use is provided as a guide only and does not constitute
any guarantee that such methods of use will be satisfactory in a specific piece of equipment. It is the user’s responsibility to fully determine the performance and
suitability of any equipment using such information and to ensure that any publication or data used is up to date and has not been superseded. Manufacturing does
not necessarily include testing of all functions or parameters. These products are not suitable for use in any medical products whose failure to perform may result in
significant injury or death to the user. All products and materials are sold and services provided subject to Zarlink’s conditions of sale which are available on request.

Purchase of Zarlink’s I2C components conveys a licence under the Philips I2C Patent rights  to use  these components in  an  I2C  System,  provided  that  the              system

conforms to the I2C Standard Specification as defined by Philips.

Zarlink and the Zarlink Semiconductor logo are trademarks of Zarlink Semiconductor Inc.

Copyright 2002, Zarlink Semiconductor Inc. All Rights Reserved.

                          TECHNICAL DOCUMENTATION -                                         NOT     FOR RESALE
This datasheet has been downloaded from:

Free Download

Daily Updated Database

100% Free Datasheet Search Site

100% Free IC Replacement Search Site

Convenient Electronic Dictionary

Fast Search System

All Datasheets Cannot Be Modified Without Permission

               Copyright © Each Manufacturing Company


About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved