电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

A4988

器件型号:A4988
器件类别:集成电路
文件大小:377.3KB,共0页
厂商名称:ALLEGRO [Allegro MicroSystems]
厂商官网:http://www.allegromicro.com/
下载文档

器件描述

文档预览

A4988器件文档内容

                                                                           A4988

                             DMOS Microstepping Driver with Translator
                                                  and Overcurrent Protection

Features and Benefits                                               Description

  Low RDS(ON) outputs                                                The A4988 is a complete microstepping motor driver with
  Automatic current decay mode detection/selection                   built-in translator for easy operation. It is designed to operate
  Mixed and Slow current decay modes                                 bipolar stepper motors in full-, half-, quarter-, eighth-, and
  Synchronous rectification for low power dissipation                sixteenth-step modes, with an output drive capacity of up to
  Internal UVLO                                                      35 V and 2 A. The A4988 includes a fixed off-time current
  Crossover-current protection                                       regulator which has the ability to operate in Slow or Mixed
  3.3 and 5 V compatible logic supply                                decay modes.
  Thermal shutdown circuitry
  Short-to-ground protection                                         The translator is the key to the easy implementation of the
  Shorted load protection                                            A4988. Simply inputting one pulse on the STEP input drives
  Five selectable step modes: full, 1/2, 1/4, 1/8, and 1/16          the motor one microstep. There are no phase sequence tables,
                                                                     high frequency control lines, or complex interfaces to program.
Package:                                                            The A4988 interface is an ideal fit for applications where a
                                                                     complex microprocessor is unavailable or is overburdened.
       28-contact QFN
with exposed thermal pad                                             During stepping operation, the chopping control in the A4988
                                                                     automatically selects the current decay mode, Slow or Mixed.
5 mm 5 mm 0.90 mm                                               In Mixed decay mode, the device is set initially to a fast decay
         (ET package)                                                for a proportion of the fixed off-time, then to a slow decay for
                                                                     the remainder of the off-time. Mixed decay current control
                                                                     results in reduced audible motor noise, increased step accuracy,
                                                                     and reduced power dissipation.

         Approximate size                                            Continued on the next page...

                             Typical Application Diagram

                                     VDD                                  0.1 F      0.1 F
                                           0.22 F

                             0.22 F                              VREG ROSC CP1  CP2  VCP VBB1
                                                             VDD                               VBB2
                                                                                                        100 F

                                     5 k

         Microcontroller or                                  SLEEP   A4988             OUT1A
         Controller Logic
                                                             STEP                     OUT1B
                                                             MS1                     SENSE1
                                                             MS2
                                                             MS3     GND                         OUT2A
                                                             DIR                                 OUT2B
                                                             ENABLE                            SENSE2
                                                             RESET                   GND
                                                             VREF

4988-DS
A4988                            DMOS Microstepping Driver with Translator
                                                      and Overcurrent Protection

Description (continued)                                           The A4988 is supplied in a surface mount QFN package (ES), 5 mm
                                                                   5 mm, with a nominal overall package height of 0.90 mm and an
Internal synchronous rectification control circuitry is provided  exposed pad for enhanced thermal dissipation. It is lead (Pb) free
to improve power dissipation during PWM operation. Internal       (suffix T), with 100% matte tin plated leadframes.
circuit protection includes: thermal shutdown with hysteresis,
undervoltage lockout (UVLO), and crossover-current protection.
Special power-on sequencing is not required.

Selection Guide

Part Number                      Package                                                   Packing
                                                                  1500 pieces per 7-in. reel
A4988SETTR-T     28-contact QFN with exposed thermal pad

Absolute Maximum Ratings         Symbol                           Notes                               Rating         Units
                                    VBB                                                                  35            V
                 Characteristic    IOUT                                                                  2            A
Load Supply Voltage                VIN                                                                                V
Output Current                    VDD                                                              0.3 to 5.5        V
Logic Input Voltage                                                                                0.3 to 5.5        V
Logic Supply Voltage            VSENSE   Range S                                                                      V
VBBx to OUTx                      VREF                                                                  35            V
Sense Voltage                      TA                                                                   0.5           C
Reference Voltage                                                                                       5.5           C
Operating Ambient Temperature   TJ(max)                                                            20 to 85          C
Maximum Junction                   Tstg                                                                150
Storage Temperature                                                                                55 to 150

4988-DS                                                                  Allegro MicroSystems, Inc.                         2

                                                                         115 Northeast Cutoff

                                                                         Worcester, Massachusetts 01615-0036 U.S.A.

                                                                         1.508.853.5000; www.allegromicro.com
A4988                                  DMOS Microstepping Driver with Translator
                                                            and Overcurrent Protection

                                            Functional Block Diagram

                                0.22 MF                              0.1 MF

                          VREG           ROSC      CP1                       CP2

         VDD         Current             OSC                         Charge
                    Regulator                                        Pump

                                                                                  VCP

                                                   DMOS Full Bridge               VBB1               0.1 MF
                                                                                  OUT1A   RS1
         REF                                                                      OUT1B   RS2
                                                                                  SENSE1
                    DAC                                                           VBB2
                                                                                  OUT2A
                          PWM Latch           OCP                                 OUT2B
                            Blanking                                              SENSE2
   STEP                                  Gate      DMOS Full Bridge
      DIR                 Mixed Decay    Drive

RESET        Translator     Control          OCP
     MS1             DAC       Logic
     MS2
     MS3                  PWM Latch
                            Blanking
ENABLE
  SLEEP                   Mixed Decay

              VREF

4988-DS                                                                           Allegro MicroSystems, Inc.                  3

                                                                                  115 Northeast Cutoff

                                                                                  Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                  1.508.853.5000; www.allegromicro.com
A4988                             DMOS Microstepping Driver with Translator
                                                       and Overcurrent Protection

ELECTRICAL CHARACTERISTICS1 at TA = 25C, VBB = 35 V (unless otherwise noted)

         Characteristics          Symbol                  Test Conditions      Min.      Typ.2             Max.            Units

Output Drivers

Load Supply Voltage Range          VBB        Operating                        8                          35              V
Logic Supply Voltage Range         VDD
Output On Resistance              RDSON       Operating                        3.0                        5.5             V

Body Diode Forward Voltage          VF        Source Driver, IOUT = 1.5 A              320               430             m
                                              Sink Driver, IOUT = 1.5 A
Motor Supply Current                IBB       Source Diode, IF = 1.5 A                 320               430             m
                                              Sink Diode, IF = 1.5 A
Logic Supply Current                IDD       fPWM < 50 kHz                                              1.2             V
Control Logic                                 Operating, outputs disabled
Logic Input Voltage                                                                                      1.2             V
                                              fPWM < 50 kHz
Logic Input Current                           Outputs off                                                4               mA

Microstep Select                                                                                         2               mA

Logic Input Hysteresis                                                                                   8               mA
Blank Time
Fixed Off-Time                                                                                           5               mA
Reference Input Voltage Range
Reference Input Current            VIN(1)                                       VDD 0.7                                  V
                                   VIN(0)
Current Trip-Level Error3           IIN(1)                                                                VDD 0.3        V
                                    IIN(0)
Crossover Dead Time                RMS1        VIN = VDD 0.7                   20       <1.0              20              A
Protection                         RMS2        VIN = VDD 0.3
Overcurrent Protection Threshold   RMS3                                        20       <1.0              20              A
Thermal Shutdown Temperature      VHYS(IN)    MS1 pin
Thermal Shutdown Hysteresis        tBLANK     MS2 pin                                   100                              k
VDD Undervoltage Lockout                      MS3 pin
VDD Undervoltage Hysteresis         tOFF      As a % of VDD                             50                               k
                                   VREF
                                    IREF      OSC = VDD or GND                          100                              k
                                              ROSC = 25 k
                                     errI                                      5         11                19              %
                                              VREF = 2 V, %ITripMAX = 38.27%
                                     tDT      VREF = 2 V, %ITripMAX = 70.71%   0.7       1                 1.3             s
                                              VREF = 2 V, %ITripMAX = 100.00%
                                                                               20        30                40              s

                                                                               23        30                37              s

                                                                               0                          4               V

                                                                               3        0                 3               A

                                                                                                         15             %

                                                                                                         5              %

                                                                                                         5              %

                                                                               100       475               800             ns

                                     IOCPST                                    2.1                                       A
                                      TTSD
                                    TTSDHYS                                             165                              C
                                    VDDUVLO
                                  VDDUVLOHYS                                            15                               C

                                              VDD rising                       2.7       2.8               2.9             V

                                                                                        90                               mV

1For input and output current specifications, negative current is defined as coming out of (sourcing) the specified device pin.
2Typical data are for initial design estimations only, and assume optimum manufacturing and application conditions. Performance may vary for individual
units, within the specified maximum and minimum limits.
3VERR = [(VREF/8) VSENSE] / (VREF/8).

4988-DS                                                                        Allegro MicroSystems, Inc.                         4

                                                                               115 Northeast Cutoff

                                                                               Worcester, Massachusetts 01615-0036 U.S.A.

                                                                               1.508.853.5000; www.allegromicro.com
A4988                                                        DMOS Microstepping Driver with Translator
                                                                                  and Overcurrent Protection

THERMAL CHARACTERISTICS

          Characteristic                               Symbol                  Test Conditions*                                            Value Units
Package Thermal Resistance                                                                                                                   32 C/W
                                                       RJA Four-layer PCB, based on JEDEC standard

*Additional thermal information available on Allegro Web site.

                                                                 Power Dissipation versus Ambient Temperature
                                                       4.00

                                                       3.50

                            Power Dissipation, PD (W)  3.00

                                                       2.50    R
                                                       2.00     QJA = 32 C/W
                                                       1.50

                                                       1.00

                                                       0.50

                                                       0
                                                        20 40 60 80 100 120 140 160
                                                                                      Temperature, TA (C)

4988-DS                                                                                                        Allegro MicroSystems, Inc.                  5

                                                                                                               115 Northeast Cutoff

                                                                                                               Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                                               1.508.853.5000; www.allegromicro.com
A4988                             DMOS Microstepping Driver with Translator
                                                       and Overcurrent Protection

                                                       tA                              tB

                         STEP        tC            tD

         MS1, MS2, MS3,
           RESET, or DIR

                                  Time Duration        Symbol Typ.                 Unit

         STEP minimum, HIGH pulse width                    tA                 1    s
         STEP minimum, LOW pulse width
         Setup time, input change to STEP                  tB                 1    s
         Hold time, input change to STEP
                                                           tC                 200  ns

                                                           tD                 200  ns

         Figure 1. Logic Interface Timing Diagram

                               Table 1. Microstepping Resolution Truth Table

                               MS1 MS2 MS3 Microstep Resolution Excitation Mode

                               L  L  L Full Step               2 Phase

                               H  L  L Half Step               1-2 Phase

                               L  H  L Quarter Step            W1-2 Phase

                               H  H  L Eighth Step             2W1-2 Phase

                               H H H Sixteenth Step            4W1-2 Phase

4988-DS                                                                            Allegro MicroSystems, Inc.                  6

                                                                                   115 Northeast Cutoff

                                                                                   Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                   1.508.853.5000; www.allegromicro.com
A4988    DMOS Microstepping Driver with Translator
                              and Overcurrent Protection

         Functional Description

Device Operation. The A4988 is a complete microstepping                 Mixed Decay Operation. The bridge operates in Mixed
motor driver with a built-in translator for easy operation with         decay mode, at power-on and reset, and during normal running
minimal control lines. It is designed to operate bipolar stepper        according to the ROSC configuration and the step sequence, as
motors in full-, half-, quarter-, eighth, and sixteenth-step modes.     shown in figures 8 through 12. During Mixed decay, when the trip
The currents in each of the two output full-bridges and all of the      point is reached, the A4988 initially goes into a fast decay mode
N-channel DMOS FETs are regulated with fixed off-time PWM               for 31.25% of the off-time, tOFF . After that, it switches to Slow
(pulse width modulated) control circuitry. At each step, the current    decay mode for the remainder of tOFF. A timing diagram for this
for each full-bridge is set by the value of its external current-sense  feature appears on the next page.
resistor (RS1 and RS2), a reference voltage (VREF), and the output
voltage of its DAC (which in turn is controlled by the output of        Typically, mixed decay is only necessary when the current in the
the translator).                                                        winding is going from a higher value to a lower value as determined
                                                                        by the state of the translator. For most loads automatically-selected
At power-on or reset, the translator sets the DACs and the phase        mixed decay is convenient because it minimizes ripple when the
current polarity to the initial Home state (shown in figures 8          current is rising and prevents missed steps when the current is falling.
through 12), and the current regulator to Mixed Decay Mode for          For some applications where microstepping at very low speeds is
both phases. When a step command signal occurs on the STEP              necessary, the lack of back EMF in the winding causes the current to
input, the translator automatically sequences the DACs to the           increase in the load quickly, resulting in missed steps. This is shown
next level and current polarity. (See table 2 for the current-level     in figure 2. By pulling the ROSC pin to ground, mixed decay is set to
sequence.) The microstep resolution is set by the combined effect       be active 100% of the time, for both rising and falling currents, and
of the MSx inputs, as shown in table 1.                                 prevents missed steps as shown in figure 3. If this is not an issue, it
                                                                        is recommended that automatically-selected mixed decay be used,
When stepping, if the new output levels of the DACs are lower           because it will produce reduced ripple currents. Refer to the Fixed
than their previous output levels, then the decay mode for the          Off-Time section for details.
active full-bridge is set to Mixed. If the new output levels of the
DACs are higher than or equal to their previous levels, then the        Low Current Microstepping. Intended for applications
decay mode for the active full-bridge is set to Slow. This auto-        where the minimum on-time prevents the output current from
matic current decay selection improves microstepping perfor-            regulating to the programmed current level at low current steps.
mance by reducing the distortion of the current waveform that           To prevent this, the device can be set to operate in Mixed decay
results from the back EMF of the motor.                                 mode on both rising and falling portions of the current waveform.
                                                                        This feature is implemented by shorting the ROSC pin to ground.
Microstep Select (MSx). The microstep resolution is set by              In this state, the off-time is internally set to 30 s.
the voltage on logic inputs MSx, as shown in table 1. The MS1 and
MS3 pins have a 100 k pull-down resistance, and the MS2 pin             Reset Input (RESET). The RESET input sets the translator
has a 50 k pull-down resistance. When changing the step mode            to a predefined Home state (shown in figures 8 through 12), and
the change does not take effect until the next STEP rising edge.        turns off all of the FET outputs. All STEP inputs are ignored until
                                                                        the RESET input is set to high.
If the step mode is changed without a translator reset, and abso-
lute position must be maintained, it is important to change the         Step Input (STEP). A low-to-high transition on the STEP
step mode at a step position that is common to both step modes in       input sequences the translator and advances the motor one incre-
order to avoid missing steps. When the device is powered down,          ment. The translator controls the input to the DACs and the direc-
or reset due to TSD or an over current event the translator is set to
the home position which is by default common to all step modes.

4988-DS                                                                 Allegro MicroSystems, Inc.                  7

                                                                        115 Northeast Cutoff

                                                                        Worcester, Massachusetts 01615-0036 U.S.A.

                                                                        1.508.853.5000; www.allegromicro.com
A4988                                 DMOS Microstepping Driver with Translator
                                                           and Overcurrent Protection

         Slow                  Mixed  Slow Mixed            Slow   Mixed  Slow Mixed
         Decay                 Decay  Decay Decay           Decay  Decay  Decay Decay

         Missed
           Step

         Voltage on ROSC terminal 2 V/div.

         Step input 10 V/div.               t  , 1 s/div.

         Figure 2. Missed steps in low-speed microstepping

         ILOAD 500 mA/div.                  Mixed Decay

                                             No Missed
                                                Steps

         Step input 10 V/div.               t  , 1 s/div.

         Figure 3. Continuous stepping using automatically-selected mixed stepping (ROSC pin grounded)

4988-DS                                                                   Allegro MicroSystems, Inc.                  8

                                                                          115 Northeast Cutoff

                                                                          Worcester, Massachusetts 01615-0036 U.S.A.

                                                                          1.508.853.5000; www.allegromicro.com
A4988    DMOS Microstepping Driver with Translator
                              and Overcurrent Protection

tion of current flow in each winding. The size of the increment is       ROSC through a resistor to ground -- off-time is determined
determined by the combined state of the MSx inputs.                        by the following formula, the decay mode is automatic Mixed
                                                                           decay for all step modes.
Direction Input (DIR). This determines the direction of rota-
tion of the motor. Changes to this input do not take effect until the                                tOFF  ROSC / 825
next STEP rising edge.
                                                                            Where tOFF is in s.
Internal PWM Current Control. Each full-bridge is con-                  Blanking. This function blanks the output of the current sense
trolled by a fixed off-time PWM current control circuit that limits     comparators when the outputs are switched by the internal current
the load current to a desired value, ITRIP. Initially, a diagonal pair  control circuitry. The comparator outputs are blanked to prevent
of source and sink FET outputs are enabled and current flows            false overcurrent detection due to reverse recovery currents of the
through the motor winding and the current sense resistor, RSx.          clamp diodes, and switching transients related to the capacitance
When the voltage across RSx equals the DAC output voltage, the          of the load. The blank time, tBLANK (s), is approximately
current sense comparator resets the PWM latch. The latch then
turns off the appropriate source driver and initiates a fixed off                                      tBLANK  1 s
time decay mode
                                                                        Shorted-Load and Short-to-Ground Protection.
The maximum value of current limiting is set by the selection of        If the motor leads are shorted together, or if one of the leads is
RSx and the voltage at the VREF pin. The transconductance func-         shorted to ground, the driver will protect itself by sensing the
tion is approximated by the maximum value of current limiting,          overcurrent event and disabling the driver that is shorted, protect-
ITripMAX (A), which is set by                                           ing the device from damage. In the case of a short-to-ground, the
                                                                        device will remain disabled (latched) until the SLEEP input goes
                ITripMAX = VREF / ( 8 RS)                               high or VDD power is removed. A short-to-ground overcurrent
                                                                        event is shown in figure 4.
where RS is the resistance of the sense resistor () and VREF is
the input voltage on the REF pin (V).                                   When the two outputs are shorted together, the current path is
                                                                        through the sense resistor. After the blanking time (1 s) expires,
The DAC output reduces the VREF output to the current sense             the sense resistor voltage is exceeding its trip value, due to the
comparator in precise steps, such that                                  overcurrent condition that exists. This causes the driver to go into
                                                                        a fixed off-time cycle. After the fixed off-time expires the driver
            Itrip = (%ITripMAX / 100) ITripMAX                         turns on again and the process repeats. In this condition the driver
                                                                        is completely protected against overcurrent events, but the short
(See table 2 for %ITripMAX at each step.)                               is repetitive with a period equal to the fixed off-time of the driver.
                                                                        This condition is shown in figure 5.
It is critical that the maximum rating (0.5 V) on the SENSE1 and
SENSE2 pins is not exceeded.                                            During a shorted load event it is normal to observe both a posi-
                                                                        tive and negative current spike as shown in figure 3, due to the
Fixed Off-Time. The internal PWM current control circuitry              direction change implemented by the Mixed decay feature. This
uses a one-shot circuit to control the duration of time that the        is shown in figure 6. In both instances the overcurrent circuitry is
DMOS FETs remain off. The off-time, tOFF, is determined by the          protecting the driver and prevents damage to the device.
ROSC terminal. The ROSC terminal has three settings:
                                                                        Charge Pump (CP1 and CP2). The charge pump is used to
ROSC tied to VDD -- off-time internally set to 30 s, decay             generate a gate supply greater than that of VBB for driving the
   mode is automatic Mixed decay except when in full step where         source-side FET gates. A 0.1 F ceramic capacitor, should be
   decay mode is set to Slow decay                                      connected between CP1 and CP2. In addition, a 0.1 F ceramic
                                                                        capacitor is required between VCP and VBB, to act as a reservoir
ROSC tied directly to ground -- off-time internally set to             for operating the high-side FET gates.
   30 s, current decay is set to Mixed decay for both increasing
   and decreasing currents, except in full step where decay mode        Capacitor values should be Class 2 dielectric 15% maximum,
   is set to Slow decay. (See Low Current Microstepping section.)       or tolerance R, according to EIA (Electronic Industries Alliance)
                                                                        specifications.

4988-DS                                                                 Allegro MicroSystems, Inc.                  9

                                                                        115 Northeast Cutoff

                                                                        Worcester, Massachusetts 01615-0036 U.S.A.

                                                                        1.508.853.5000; www.allegromicro.com
A4988  DMOS Microstepping Driver with Translator
                            and Overcurrent Protection

VREG (VREG). This internally-generated voltage is used to                 5 A / div.  Fault
operate the sink-side FET outputs. The VREG pin must be                               latched
decoupled with a 0.22 F ceramic capacitor to ground. VREG is
internally monitored. In the case of a fault condition, the FET                                      t
outputs of the A4988 are disabled.
                                                                          Figure 4. Short-to-ground event
Capacitor values should be Class 2 dielectric 15% maximum,
or tolerance R, according to EIA (Electronic Industries Alliance)                5 A / div.
specifications.                                                                             Fixed off-time

Enable Input (ENABLE). This input turns on or off all of the                             t
FET outputs. When set to a logic high, the outputs are disabled.
When set to a logic low, the internal control enables the outputs         Figure 5. Shorted load (OUTxA  OUTxB) in
as required. The translator inputs STEP, DIR, and MSx, as well as         Slow decay mode
the internal sequencing logic, all remain active, independent of the
ENABLE input state.                                                  5 A / div.
                                                                                             Fixed off-time
Shutdown. In the event of a fault, overtemperature (excess TJ)
or an undervoltage (on VCP), the FET outputs of the A4988 are                               Fast decay portion
disabled until the fault condition is removed. At power-on, the                             (direction change)
UVLO (undervoltage lockout) circuit disables the FET outputs
and resets the translator to the Home state.                                                         t

Sleep Mode ( SLEEP ). To minimize power consumption             Figure 6. Shorted load (OUTxA  OUTxB) in
when the motor is not in use, this input disables much of the             Mixed decay mode
internal circuitry including the output FETs, current regulator,
and charge pump. A logic low on the SLEEP pin puts the A4988                  Allegro MicroSystems, Inc.                  10
into Sleep mode. A logic high allows normal operation, as well as
start-up (at which time the A4988 drives the motor to the Home                        115 Northeast Cutoff
microstep position). When emerging from Sleep mode, in order
to allow the charge pump to stabilize, provide a delay of 1 ms
before issuing a Step command.

Mixed Decay Operation. The bridge operates in Mixed
Decay mode, depending on the step sequence, as shown in fig-
ures 8 through 12. As the trip point is reached, the A4988 initially
goes into a fast decay mode for 31.25% of the off-time, tOFF.
After that, it switches to Slow Decay mode for the remainder of
tOFF. A timing diagram for this feature appears in figure 7.

Synchronous Rectification. When a PWM-off cycle is
triggered by an internal fixed-off time cycle, load current recircu-
lates according to the decay mode selected by the control logic.
This synchronous rectification feature turns on the appropriate
FETs during current decay, and effectively shorts out the body
diodes with the low FET RDS(ON). This reduces power dissipation
significantly, and can eliminate the need for external Schottky
diodes in many applications. Synchronous rectification turns off
when the load current approaches zero (0 A), preventing reversal
of the load current.

4988-DS

                                                                                      Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                      1.508.853.5000; www.allegromicro.com
A4988                                       DMOS Microstepping Driver with Translator
                                                                 and Overcurrent Protection
                 VSTEP
                                           See Enlargement A
                             100.00
                              70.71

         IOUT  0

                70.71
               100.00

                                                                Enlargement A

                                                    IPEAK  tFD              toff
                                                                                tSD

                                                                                            Slow Decay

                                     IOUT                                            Mixed Decay

                                                                                     Fast Decay

                                                                                                        t

                                           Symbol                           Characteristic

                                              toff  Device fixed off-time
                                             IPEAK  Maximum output current
                                              tSD   Slow decay interval
                                                    Fast decay interval
                                              tFD   Device output current
                                             IOUT

                                     Figure 7. Current Decay Modes Timing Chart

4988-DS                                                                                                 Allegro MicroSystems, Inc.                  11

                                                                                                        115 Northeast Cutoff

                                                                                                        Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                                        1.508.853.5000; www.allegromicro.com
A4988    DMOS Microstepping Driver with Translator
                              and Overcurrent Protection

         Application Layout

Layout. The printed circuit board should use a heavy ground-       The two input capacitors should be placed in parallel, and as
plane. For optimum electrical and thermal performance, the         close to the device supply pins as possible. The ceramic capaci-
A4988 must be soldered directly onto the board. Pins 6, 7, 18,     tor (CIN1) should be closer to the pins than the bulk capacitor
and 19 are internally fused, which provides a path for enhanced    (CIN2). This is necessary because the ceramic capacitor will be
thermal dissipation. Theses pins should be soldered directly to    responsible for delivering the high frequency current components.
an exposed surface on the PCB that connects to thermal vias are    The sense resistors, RSx , should have a very low impedance
used to transfer heat to other layers of the PCB.                  path to ground, because they must carry a large current while
                                                                   supporting very accurate voltage measurements by the current
In order to minimize the effects of ground bounce and offset       sense comparators. Long ground traces will cause additional
issues, it is important to have a low impedance single-point       voltage drops, adversely affecting the ability of the comparators
ground, known as a star ground, located very close to the device.  to accurately measure the current in the windings. The SENSEx
By making the connection between the pad and the ground plane      pins have very short traces to the RSx resistors and very thick,
directly under the A4988, that area becomes an ideal location for  low impedance traces directly to the star ground underneath the
a star ground point. A low impedance ground will prevent ground    device. If possible, there should be no other components on the
bounce during high current operation and ensure that the supply    sense circuits.
voltage remains stable at the input terminal.

                                                                                       A4988                                                 Solder
                                                                         PCB                                                                   Trace (2 oz.)
                                                                   Thermal Vias                                                                  Signal (1 oz.)
                                                                                                                                                 Ground (1 oz.)
                                                                                                                                                 Thermal (2 oz.)

                                                                            RS1                           RS2
                                                                   C7
                                                                                                                                        C9                        VBB

                                                                                                                                                    C2

                                                                              1             VBB2
                                                                                    OUT2B        SENSE2
                                                                                    ENABLE
                                                                                    GND                OUT2A
                                                                                    CP1                     NC

                                                                            C3                                    OUT1A
                                                                                    CP2                                SENSE1

                                                                   C4                                                        VBB1
                                                                                    VCP
                                                                                    NC      A4988                                   OUT1B
                                                                                                                                        NC
                                                                                       C6     PAD                                       DIR

                                                                                                      R6                            GND                 R3
                                                                                                                                    REF                      VDD

                                                                                                                                    STEP            R2

                                                                                                                                    VDD

                                                                                            VREG                                             C1 C8
                                                                                                 MS1
                                                                                                       MS2
                                                                                                            MS3
                                                                                                                  RESET
                                                                                                                       ROSC
                                                                                                                             SLEEP

                                                                                                                                    R1

4988-DS                                                                                     Allegro MicroSystems, Inc.                                                 12

                                                                                            115 Northeast Cutoff

                                                                                            Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                            1.508.853.5000; www.allegromicro.com
A4988                                  DMOS Microstepping Driver with Translator
                                                            and Overcurrent Protection

                                                   Pin Circuit Diagrams

         VDD                VBB                                     VBB  VCP      CP1  CP2
                   8V
                       GND       40 V
                 GND             GND

                                                   PGND GND              8V
                                                                             GND
                                                                                  GND  GND

                                                             MS1

                       VBB                                   MS2                       VBB
                                 SENSE                                                     DMOS
         VREG                                      VREG      MS3                           Parasitic                       OUT
                 10 V                   DMOS
                 GND                    Parasitic            DIR                                 GND               DMOS
                                                                                                                   Parasitic
                                            GND              VREF

                                                              ROSC  8V
                                                             SLEEP

                                                                    GND           GND

4988-DS                                                                                Allegro MicroSystems, Inc.                  13

                                                                                       115 Northeast Cutoff

                                                                                       Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                       1.508.853.5000; www.allegromicro.com
A4988                                                       DMOS Microstepping Driver with Translator
                                                                                 and Overcurrent Protection

         STEP                                                                                        STEP                                     Mixed*

                     100.00                                                                                            100.00
                       70.71
                                                                                                                         70.71
                                                                                                                                Slow          Slow           Slow
                                                                                                  Phase 1
               Phase 1                            Slow                                                IOUT1A 0.00                      Mixed         Mixed         Mixed
                   IOUT1A 0.00
                                                                                            Direction = H
         Direction = H                                                                                  (%)
                     (%)                    Home Microstep Position
                                                                                          Home Microstep Position70.71
                                    70.71
                                                                                                                                                                                   Home Microstep Position100.00
                                  100.00                                                                                                                                                                                        Home Microstep Position
                                                                                                                       100.00                 Mixed*
                                    100.00
                                                                                                                         70.71
                                     70.71
                                                                                                  Phase 2
                                                                                                      IOUT2B 0.00               Slow Slow            Slow          Slow

               Phase 2                                                                      Direction = H                       Mixed         Mixed   Mixed
                   IOUT2A 0.00                                                                          (%)
                                                            Slow
         Direction = H
                     (%)                                                                                                  70.71

                                    70.71                                                                              100.00
                                                                                                                                           *With ROSC pin tied to GND
                                  100.00
                                                                                                                             DIR= H
                                             DIR= H                                         Figure 9. Decay Modes for Half-Step Increments
Figure 8. Decay Mode for Full-Step Increments

                                            STEP

                                                  100.00                                    Mixed*
                                                   92.39                                      Slow

                                                   70.71

               Phase 1                             38.27    Slow   Mixed                            Mixed                         Slow
                   IOUT1A                            0.00                                                                       Mixed
                                                                   Home Microstep Position
         Direction = H                            38.27
                     (%)

                                                   70.71                                           Mixed*
                                                   92.39
                                                  100.00

                                                   100.00
                                                     92.39
                                                     70.71

               Phase 2                             38.27    Slow   Slow Mixed                       Slow
                   IOUT2B                            0.00   Mixed

         Direction = H                            38.27
                     (%)

                                                   70.71
                                                   92.39
                                                  100.00

                                                                   *With ROSC pin tied to GND

                                                                                            DIR= H

         Figure 10. Decay Modes for Quarter-Step Increments

4988-DS                                                                                                                                Allegro MicroSystems, Inc.                                                                                         14

                                                                                                                                       115 Northeast Cutoff

                                                                                                                                       Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                                                                       1.508.853.5000; www.allegromicro.com
A4988                               DMOS Microstepping Driver with Translator
                                                         and Overcurrent Protection

         STEP

                           100.00
                            92.39
                            83.15

                            70.71

                           55.56

               Phase 1      38.27                                   Mixed*
                   IOUT1A   19.51
                                     Slow  Mixed                            Slow        Mixed
         Direction = H        0.00  Mixed                                               Slow
                     (%)   19.51          Home Microstep Position
                           38.27
                           55.56

                            70.71
                            83.15
                            92.39
                           100.00

                           100.00
                            92.39
                            83.15
                            70.71

                            55.56

               Phase 2      38.27          Slow                     Mixed*
                   IOUT2B   19.51                                                Mixed

         Direction = H        0.00
                     (%)   19.51
                           38.27
                           55.56

                            70.71
                            83.15
                            92.39
                           100.00

                                           *With ROSC pin tied to GND

                                                    DIR= H

         Figure 11. Decay Modes for Eighth-Step Increments

4988-DS                                                                                 Allegro MicroSystems, Inc.                  15

                                                                                        115 Northeast Cutoff

                                                                                        Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                        1.508.853.5000; www.allegromicro.com
A4988                                DMOS Microstepping Driver with Translator
                                                          and Overcurrent Protection

         STEP                                                                    Mixed*

                        100.00
                         95.69
                         88.19
                         83.15
                         77.30
                         70.71
                         63.44

                         55.56

                         47.14

                         38.27

                           29.03

                           19.51

               Phase 1          9.8               Slow  Mixed                            Slow   Mixed
                   IOUT1A     0.00                                                                Slow
                              9.8   Slow
         Direction = H     19.51              Mixed
                     (%)

                           29.03

                            38.27                      Home Microstep Position

                            47.14                                               Mixed*

                            55.56

                            63.44
                            70.71
                            77.30
                            83.15
                            88.19
                            95.69
                           100.00

                            100.00
                              95.69
                              88.19
                              83.15
                              77.30
                              70.71
                              63.44

                              55.56

                              47.14

                              38.27

                           29.03

                           19.51

               Phase 2          9.8                     Slow                             Mixed
                   IOUT2B     0.00
                              9.8
         Direction = H     19.51
                     (%)

                           29.03

                            38.27

                            47.14

                            55.56

                            63.44
                            70.71
                            77.30
                            83.15
                            88.19
                            95.69
                           100.00

                                                        *With ROSC pin tied to GND

                                                               DIR= H

Figure 12. Decay Modes for Sixteenth-Step Increments

4988-DS                                                                                         Allegro MicroSystems, Inc.                  16

                                                                                                115 Northeast Cutoff

                                                                                                Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                                1.508.853.5000; www.allegromicro.com
A4988                                    DMOS Microstepping Driver with Translator
                                                              and Overcurrent Protection

Table 2. Step Sequencing Settings
Home microstep position at Step Angle 45; DIR = H

Full     Half   1/4   1/8  1/16  Phase 1       Phase 2       Step   Full  Half   1/4   1/8  1/16  Phase 1               Phase 2       Step
Step     Step  Step  Step  Step  Current       Current       Angle  Step  Step  Step  Step  Step  Current               Current       Angle

  #        #     #     #     #   [% ItripMax]  [% ItripMax]    ()    #     #     #     #     #   [% ItripMax]          [% ItripMax]     ()
           1     1     2     1                                 0.0          5     9    17    33        (%)                            180.0
  1                    2     2       (%)           (%)         5.6    3                18    34                             (%)       185.6
           2     2     3     3                                11.3          6    10    19    35   100.00                             191.3
  2                    4     4    100.00          0.00        16.9    4                20    36                            0.00       196.9
           3     3     5     5                                22.5          7    11    21    37                                       202.5
                       6     6   99.52         9.80           28.1                     22    38   99.52 9.80                        208.1
           4     4     7     7                                33.8          8    12    23    39                                       213.8
                       8     8   98.08         19.51          39.4                     24    40   98.08 19.51                       219.4
                 5     9     9                                45.0               13    25    41                                       225.0
                      10    10   95.69         29.03          50.6                     26    42   95.69 29.03                       230.6
                 6    11    11                                56.3               14    27    43                                       236.3
                      12    12   92.39         38.27          61.9                     28    44   92.39 38.27                       241.9
                 7    13    13                                67.5               15    29    45                                       247.5
                      14    14   88.19         47.14          73.1                     30    46   88.19 47.14                       253.1
                 8    15    15                                78.8               16    31    47                                       258.8
                      16    16   83.15         55.56          84.4                     32    48   83.15 55.56                       264.4
                            17                                90.0                           49                                       270.0
                            18   77.30         63.44          95.6                           50   77.30 63.44                       275.6
                            19                               101.3                           51                                       281.3
                            20   70.71         70.71         106.9                           52   70.71 70.71                       286.9
                            21                               112.5                           53                                       292.5
                            22   63.44         77.30         118.1                           54   63.44 77.30                       298.1
                            23                               123.8                           55                                       303.8
                            24   55.56         83.15         129.4                           56   55.56 83.15                       309.4
                            25                               135.0                           57                                       315.0
                            26   47.14         88.19         140.6                           58   47.14 88.19                       320.6
                            27                               146.3                           59                                       326.3
                            28   38.27         92.39         151.9                           60   38.27 92.39                       331.9
                            29                               157.5                           61                                       337.5
                            30   29.03         95.69         163.1                           62   29.03 95.69                       343.1
                            31                               168.8                           63                                       348.8
                            32   19.51         98.08         174.4                           64   19.51 98.08                       354.4

                                 9.80          99.52                                              9.80 99.52

                                 0.00          100.00                                             0.00 100.00

                                 9.80         99.52                                              9.80                  99.52

                                 19.51 98.08                                                     19.51 98.08

                                 29.03 95.69                                                     29.03 95.69

                                 38.27 92.39                                                     38.27 92.39

                                 47.14 88.19                                                     47.14 88.19

                                 55.56 83.15                                                     55.56 83.15

                                 63.44 77.30                                                     63.44 77.30

                                 70.71 70.71                                                     70.71 70.71

                                 77.30 63.44                                                     77.30 63.44

                                 83.15 55.56                                                     83.15 55.56

                                 88.19 47.14                                                     88.19 47.14

                                 92.39 38.27                                                     92.39 38.27

                                 95.69 29.03                                                     95.69 29.03

                                 98.08 19.51                                                     98.08 19.51

                                 99.52        9.80                                               99.52                 9.80

4988-DS                                                                                     Allegro MicroSystems, Inc.                  17

                                                                                            115 Northeast Cutoff

                                                                                            Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                            1.508.853.5000; www.allegromicro.com
A4988                             DMOS Microstepping Driver with Translator
                                                       and Overcurrent Protection

                                             Pin-out Diagram

                                               28 VBB2
                                                    27 SENSE2
                                                          26 OUT2A
                                                               25 NC
                                                                     24 OUT1A
                                                                           23 SENSE1
                                                                                22 VBB1

                                   OUT2B 1     PAD                                        21 OUT1B
                                  ENABLE 2                                                20 NC
                                                                                          19 DIR
                                       GND 3                                              18 GND
                                        CP1 4                                             17 REF
                                        CP2 5                                             16 STEP
                                       VCP 6                                              15 VDD

                                         NC 7

         Terminal List Table                   VREG 8
                                                    MS1 9
                                                          MS2 10
                                                               MS3 11

                                                                     RESET 12
                                                                           ROSC 13
                                                                                SLEEP 14

         Name                     Number                                                  Description

         CP1                      4            Charge pump capacitor terminal

         CP2                      5            Charge pump capacitor terminal

         VCP                      6            Reservoir capacitor terminal

         VREG                     8            Regulator decoupling terminal

         MS1                      9            Logic input

         MS2                      10           Logic input

          MS3                     11           Logic input
         R E S E T
                                  12           Logic input

         ROSC                     13           Timing set
         S L E E P
                                  14           Logic input

         VDD                      15           Logic supply

         STEP                     16           Logic input

         REF                       17          Gm reference voltage input
         GND                      3, 18        Ground*

         DIR                      19           Logic input

         OUT1B                    21           DMOS Full Bridge 1 Output B

         VBB1                     22           Load supply

         SENSE1                   23           Sense resistor terminal for Bridge 1

         OUT1A                    24           DMOS Full Bridge 1 Output A

         OUT2A                    26           DMOS Full Bridge 2 Output A

         SENSE2                   27           Sense resistor terminal for Bridge 2

         VBB2                     28           Load supply

         OUT2B                    1            DMOS Full Bridge 2 Output B

         E N A B L E  2            Logic input

         NC                       7, 20, 25    No connection

         PAD                                  Exposed pad for enhanced thermal dissipation*

         *The GND pins must be tied together externally by connecting to the PAD ground plane
         under the device.

4988-DS                                                                                                Allegro MicroSystems, Inc.                  18

                                                                                                       115 Northeast Cutoff

                                                                                                       Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                                       1.508.853.5000; www.allegromicro.com
A4988                                      DMOS Microstepping Driver with Translator
                                                                and Overcurrent Protection

                                  ET Package, 28-Pin QFN with Exposed Thermal Pad

                                                                                                        0.30

                                        5.00 0.15                             1.15     28                                    0.50
                                  28                                                                                                   3.15 4.80

                               1                                                     1

                               2  A

                                                         5.00 0.15

         29X D                                                              C                           3.15
                0.08 C                                         SEATING                                   4.80
                                                               PLANE                    C PCB Layout Reference View
         0.25           +0.05
                        0.07                            0.90 0.10

                                     0.50

                                                                               For Reference Only; not for tooling use
                                                                               (reference JEDEC MO-220VHHD-1)
                                                                               Dimensions in millimeters
                                                                               Exact case and lead configuration at supplier discretion within limits shown

         0.73 MAX                                     B                        A Terminal #1 mark area

                               2                         3.15                  B Exposed thermal pad (reference only, terminal #1
                               1
                                                                               identifier appearance at supplier discretion)
                                       28
                                                 3.15                          C Reference land pattern layout (reference IPC7351
                                                                                   QFN50P500X500X100-29V1M);
                                                                                   All pads a minimum of 0.20 mm from all adjacent pads; adjust as
                                                                                   necessary to meet application process requirements and PCB layout
                                                                                   tolerances; when mounting on a multilayer PCB, thermal vias at the
                                                                                   exposed thermal pad land can improve thermal dissipation (reference
                                                                                   EIA/JEDEC Standard JESD51-5)

                                                                               D Coplanarity includes exposed thermal pad and terminals

Copyright 2009-2010, Allegro MicroSystems, Inc.
The products described here are manufactured under one or more U.S. patents or U.S. patents pending.
Allegro MicroSystems, Inc. reserves the right to make, from time to time, such departures from the detail specifications as may be required to per-
mit improvements in the performance, reliability, or manufacturability of its products. Before placing an order, the user is cautioned to verify that the
information being relied upon is current.
Allegro's products are not to be used in life support devices or systems, if a failure of an Allegro product can reasonably be expected to cause the
failure of that life support device or system, or to affect the safety or effectiveness of that device or system.
The information included herein is believed to be accurate and reliable. However, Allegro MicroSystems, Inc. assumes no responsibility for its use;
nor for any infringement of patents or other rights of third parties which may result from its use.

                                     For the latest version of this document, visit our website:
                                                          www.allegromicro.com

4988-DS                                                                                                                            Allegro MicroSystems, Inc.                  19

                                                                                                                                   115 Northeast Cutoff

                                                                                                                                   Worcester, Massachusetts 01615-0036 U.S.A.

                                                                                                                                   1.508.853.5000; www.allegromicro.com
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

A4988器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved