Full-Bridge DMOS PWM Motor Driver

Features and Benefits                                           Description

Low RDS(on) outputs                                           Designed for pulse width modulated (PWM) control of DC
Overcurrent protection (OCP)                                  motors, the A4950 is capable of peak output currents to 3.5 A
                                                                and operating voltages to 40 V.
  Motor short protection
  Motor lead short to ground protection                         Input terminals are provided for use in controlling the speed and
  Motor lead short to battery protection                        direction of a DC motor with externally applied PWM control
Low Power Standby mode                                        signals. Internal synchronous rectification control circuitry is
Adjustable PWM current limit                                  provided to lower power dissipation during PWM operation.
Synchronous rectification
Internal undervoltage lockout (UVLO)                          Internal circuit protection includes overcurrent protection,
Crossover-current protection                                  motor lead short to ground or supply, thermal shutdown with
Commercial temperature grade (A4950E: 40C to 85C )         hysteresis, undervoltage monitoring of VBB, and crossover-
Automotive temperature grade (A4950K: 40C to 125C)         current protection.

Package: 8-pin SOICN with exposed                               For high ambient operating temperature applications, an
thermal pad (suffix LJ)                                         automotive grade device is offered (A4950K). The K grade
                                                                device is tested across extended temperature and voltage
                                                                ranges to ensure compliance in automotive or industrial

                                                                The A4950 is provided in a low-profile 8-pin SOICN package
                                                                with exposed thermal pad (suffix LJ) that is lead (Pb) free, with
                                                                100% matte tin leadframe plating.

                  Not to scale

                                      Functional Block Diagram

                                                           OSC  Charge   Load Supply
                                                                 Pump          VBB

                   IN1                Control                   TSD           OUT1
                                       Logic                    UVLO          OUT2
                  GND                             Disable            7V        LSS
                  VREF                                                                            (Optional)

A4950-DS, Rev. 3
A4950                                                              Full-Bridge DMOS PWM Motor Driver

Selection Guide                             Packing                Ambient Operating Temperature, TA
          Part Number          3000 pieces per 13-in. reel                         40C to 85C
                               3000 pieces per 13-in. reel
     A4950ELJTR-T                                                                 40C to 125C

Absolute Maximum Ratings         Symbol                                   Notes                                  Rating     Unit
                 Characteristic     VIN   Duty cycle = 100%                                                      40               V
Load Supply Voltage               VREF   TW < 500 ns
Logic Input Voltage Range          VS    Temperature Range E                                                    0.3 to 6        V
VREF Input Voltage Range          VOUT   Temperature Range K
Sense Voltage (LSS pin)           IOUT                                                                          0.3 to 6        V
Motor Outputs Voltage             iOUT
Output Current                                                                                              0.5 to 0.5          V
Transient Output Current           TA
                                                                                                                 2 to 42         V
Operating Temperature Range     TJ(max)
                                    Tstg                                                                         3.5              A
Maximum Junction Temperature
Storage Temperature Range                                                                                       6                A

                                                                                                             40 to 85            C

                                                                                                             40 to 125           C

                                                                                                                 150              C

                                                                                                             55 to 150           C

Thermal Characteristics may require derating at maximum conditions, see application information

Characteristic                   Symbol                                 Test Conditions*                                    Value Unit
                                                                                                                              62 C/W
Package Thermal Resistance                      On 2-layer PCB with 0.8 in2. exposed 2-oz. copper each side                   35 C/W

                                                On 4-layer PCB based on JEDEC standard

*Additional thermal information available on the Allegro website.

                                 Terminal List Table

                                 Number                     Name                            Function

Pin-out Diagram                  1                          GND Ground

                                 2                          IN2    Logic input 2

GND 1                 8 OUT2    3                          IN1    Logic input 1
   IN2 2
   IN1 3               7 LSS     4                          VREF Analog input
VREF 4                           5                          VBB    Load supply voltage
                       6 OUT1

                       5 VBB

                                 6                          OUT1 DMOS full bridge output 1

                                 7                          LSS    Power return sense resistor connection

                                 8                          OUT2 DMOS full bridge output 2

                                                           PAD    Exposed pad for enhanced thermal dissipation

                                                                                            Allegro MicroSystems, Inc.                  2

                                                                                            115 Northeast Cutoff

                                                                                            Worcester, Massachusetts 01615-0036 U.S.A.

A4950                                      Full-Bridge DMOS PWM Motor Driver

ELECTRICAL CHARACTERISTICS Valid for Temperature Range E version at TJ = 25C and for Temperature Range K
version at TJ = 40C to 150C, VBB = 8 to 40 V, unless otherwise specified

         Characteristic           Symbol                Test Conditions  Min.  Typ.                  Max.            Unit


Load Supply Voltage Range           VBB                                  8                          40              V
RDS(on) Sink + Source Total       RDS(on)
Load Supply Current                        IOUT = |2.5 A|, TJ = 25C          0.6                   0.8            
                                    IBB    IOUT = |2.5 A|, TJ = 150C
                                           fPWM < 30 kHz                      1.1                   1.5            
                                           Low Power Standby mode
                                                                              10                    20              mA

                                                                                                   10              A

Body Diode Forward Voltage        Vf       Source diode, If = 2.5 A                               1.5             V
Logic Inputs                               Sink diode, If = 2.5 A
                                                                                                   1.5             V

                                  VIN(1)                                 2.0                                       V

Logic Input Voltage Range         VIN(0)                                                           0.8             V

Logic Input Current               VIN(STANDBY) Low Power Standby mode                              0.4             V
Logic Input Pull-Down Resistance
Input Hysteresis                  IIN(1)   VIN = 2.0 V                        40                    100             A
                                  IIN(0)   VIN = 0.8 V                        16                    40              A

                                  RRR LOGIC(PD) VIN = 0 V = IN1 = IN2         50                                   k

                                  VHYS                                        250                   550             mV

Crossover Delay                    tCOD                                  50                         500             ns
VREF Input Voltage Range          VREF
                                                                         0                          5               V
Current Gain                        AV
                                           VREF / ISS , VREF = 5 V       9.5                        10.5            V/V
Blank Time                        tBLANK   VREF / ISS , VREF = 2.5 V
Constant Off-time                   toff   VREF / ISS , VREF = 1 V       9.0                        10.0            V/V
Standby Timer                       tst
Power-Up Delay                      tpu    IN1 = IN2 < VIN(STANDBY)      8.0                        10.0            V/V
Protection Circuits
                                                                         2     3                     4               s

                                                                         16    25                    34              s

                                                                              1                     1.5             ms

                                                                                                   30              s

UVLO Enable Threshold              VBBUVLO VBB increasing                7     7.5                   7.95            V
UVLO Hysteresis                   VBBUVLOhys
Thermal Shutdown Temperature                                                  500                                  mV
Thermal Shutdown Hysteresis          TJTSD Temperature increasing
                                    TTSDhys Recovery = TJTSD TTSDhys        160                                  C

                                                                              15                                   C

                                                                         Allegro MicroSystems, Inc.                        3

                                                                         115 Northeast Cutoff

                                                                         Worcester, Massachusetts 01615-0036 U.S.A.

A4950                                   Full-Bridge DMOS PWM Motor Driver

                                   Characteristic Performance

PWM Control Timing Diagram





            IOUT(x) 0 A


                                    Forward/    Reverse/     Forward/    Reverse/
                                   Fast Decay  Fast Decay  Slow Decay  Slow Decay

PWM Control Truth Table

IN1    IN2  10VS > VREF           OUT1        OUT2                                    Function
                                      L          H         Reverse
0      1                 False       H            L        Forward
                                    H/L           L        Chop (mixed decay), reverse
1      0                 False        L         H/L        Chop (mixed decay), forward
                                      L           L        Brake (slow decay); after a Chop command
0      1                 True         Z           Z        Coast, enters Low Power Standby mode after 1 ms

1      0                 True

1      1                 False

0      0                 False

Note: Z indicates high impedance.

                                                                       Allegro MicroSystems, Inc.                  4

                                                                       115 Northeast Cutoff

                                                                       Worcester, Massachusetts 01615-0036 U.S.A.

A4950  Full-Bridge DMOS PWM Motor Driver

       Functional Description

Device Operation                                                    ITripMAX (A), which is set by:
The A4950 is designed to operate DC motors. The output drivers
are all low-RDS(on) , N-channel DMOS drivers that feature inter-    ITripMAX =                        VREF
nal synchronous rectification to reduce power dissipation. The                                      10 RS
current in the output full bridge is regulated with fixed off-time
pulse width modulated (PWM) control circuitry. The IN1 and IN2      where VREF is the input voltage on the VREF pin (V) and RS is
inputs allow two-wire control for the bridge.                       the resistance of the sense resistor () on the LSS terminal.

Protection circuitry includes internal thermal shutdown, and pro-   Overcurrent Protection
tection against shorted loads, or against output shorts to ground   A current monitor will protect the IC from damage due to output
or supply. Undervoltage lockout prevents damage by keeping the      shorts. If a short is detected, the IC will latch the fault and disable
outputs off until the driver has enough voltage to operate nor-     the outputs. The fault latch can only be cleared by coming out of
mally.                                                              Low Power Standby mode or by cycling the power to VBB. Dur-
                                                                    ing OCP events, Absolute Maximum Ratings may be exceeded
Standby Mode                                                        for a short period of time before the device latches.
Low Power Standby mode is activated when both input (INx)
pins are low for longer than 1 ms. Low Power Standby mode           Shutdown
disables most of the internal circuitry, including the charge pump  If the die temperature increases to approximately 160C, the full
and the regulator. When the A4950 is coming out of standby          bridge outputs will be disabled until the internal temperature falls
mode, the charge pump should be allowed to reach its regulated      below a hysteresis, TTSDhys , of 15C. Internal UVLO is present
voltage (a maximum delay of 200 s) before any PWM com-              on VBB to prevent the output drivers from turning-on below the
mands are issued to the device.                                     UVLO threshold.

Internal PWM Current Control                                        Braking
Initially, a diagonal pair of source and sink FET outputs are       The braking function is implemented by driving the device in
enabled and current flows through the motor winding and the         Slow Decay mode, which is done by applying a logic high to both
optional external current sense resistor, RS . When the voltage     inputs, after a bridge-enable Chop command (see PWM Control
across RS equals the comparator trip value, then the current sense  Truth Table). Because it is possible to drive current in both direc-
comparator resets the PWM latch. The latch then turns off the       tions through the DMOS switches, this configuration effectively
sink and source FETs (Mixed Decay mode).                            shorts-out the motor-generated BEMF, as long as the Chop com-
                                                                    mand is asserted. The maximum current can be approximated by
VREF                                                                VBEMF / RL . Care should be taken to ensure that the maximum
The maximum value of current limiting is set by the selection of    ratings of the device are not exceeded in worse case braking situ-
RSx and the voltage at the VREF pin. The transconductance func-     ations: high speed and high-inertia loads.
tion is approximated by the maximum value of current limiting,

                                                                    Allegro MicroSystems, Inc.                                     5

                                                                    115 Northeast Cutoff

                                                                    Worcester, Massachusetts 01615-0036 U.S.A.

A4950               Full-Bridge DMOS PWM Motor Driver

Synchronous Rectification                                            Mixed Decay Operation
When a PWM off-cycle is triggered by an internal fixed off-time      The bridges operate in Mixed Decay mode. Referring to the
cycle, load current will recirculate. The A4950 synchronous rec-     lower panel of the figure below, as the trip point is reached, the
tification feature turns-on the appropriate DMOSFETs during the      device goes into fast decay mode for 50% of the fixed off-time
current decay, and effectively shorts out the body diodes with the   period. After this fast decay portion the device switches to slow
low RDS(on) driver. This significantly lowers power dissipation.     decay mode for the remainder of the off-time. During transitions
When a zero current level is detected, synchronous rectification is  from fast decay to slow decay, the drivers are forced off for the
turned off to prevent reversal of the load current.                  Crossover Delay, tCOD . This feature is added to prevent shoot-
                                                                     through in the bridge. During this "dead time" portion, synchro-
                                                                     nous rectification is not active, and the device operates in fast
                                                                     decay and slow decay only.

       Mixed Decay Mode Operation                                    See Enlargement A
               IOUT 0

                     Enlargement A

                    Fixed Off-Time, toff = 25 s

                    0.50 toff                                      0.50 toff



              tCOD  Fast Decay                                       Slow Decay
                                tCOD                                            tCOD

                                                                                      Allegro MicroSystems, Inc.                  6

                                                                                      115 Northeast Cutoff

                                                                                      Worcester, Massachusetts 01615-0036 U.S.A.

A4950                                            Full-Bridge DMOS PWM Motor Driver

                                            Application Information

Sense Pin (LSS)                                                           of the device makes a good location for the star ground point. The
In order to use PWM current control, a low-value resistor is              exposed pad can be connected to ground for this purpose.
placed between the LSS pin and ground for current sensing pur-
poses. To minimize ground-trace IR drops in sensing the output            Layout
current level, the current sensing resistor should have an indepen-       The PCB should have a thick ground plane. For optimum
dent ground return to the star ground point. This trace should be         electrical and thermal performance, the A4950 must be soldered
as short as possible. For low-value sense resistors, the IR drops in      directly onto the board. On the underside of the A4950 package is
the PCB can be significant, and should be taken into account.             an exposed pad, which provides a path for enhanced thermal dis-
                                                                          sipation. The thermal pad must be soldered directly to an exposed
When selecting a value for the sense resistor be sure not to              surface on the PCB in order to achieve optimal thermal conduc-
exceed the maximum voltage on the LSS pin of 500 mV at                   tion. Thermal vias are used to transfer heat to other layers of the
maximum load. During overcurrent events, this rating may be               PCB.
exceeded for short durations.
                                                                          The load supply pin, VBB, should be decoupled with an electro-
Ground                                                                    lytic capacitor (typically 100 F) in parallel with a lower valued
A star ground should be located as close to the A4950 as possible.        ceramic capacitor placed as close as practicable to the device.
The copper ground plane directly under the exposed thermal pad

GND                                         GND                                               A4950       Solder
                                                                                PCB                       Trace (2 oz.)
                                                                          Thermal Vias
                                                                                                            Signal (1 oz.)
                                                                                                            Ground (1 oz.)
                                                                                                            Thermal (2 oz.)

                                        RS       OUT2                     1 GND     A4950            OUT2
                                                 OUT1                                                 LSS
       C1                                                                     IN2     PAD                          RS
                                                   VBB                        IN1
                                       C2                                     VREF                   OUT1
                                     BULK                                                             VBB

GND                                         GND

Bill of Materials

       Item  Reference                                 Value              Units              Description
                                                                                        2512, 1 W, 1% or better,
       1           RS                                     0.25              F           carbon film chip resistor
                                            (for VREF = 5 V, IOUT = 2 A)    F       X5R minimum, 50 V or greater
       2           C1                                                                 Electrolytic, 50 V or greater
       3           C2

                                                                                    Allegro MicroSystems, Inc.                         7

                                                                                    115 Northeast Cutoff

                                                                                    Worcester, Massachusetts 01615-0036 U.S.A.

A4950                                           Full-Bridge DMOS PWM Motor Driver

                                                Package LJ, 8-Pin SOICN
                                                with exposed thermal pad

                                    4.90 0.10                                  8                   0.65            1.27
                                 8                                              0                              8  2.41 5.60

                                                                                  0.25               1.75
       2.41 NOM                     B           3.90 0.10 6.00 0.20
                                                                                           1.04 REF

                 12                                                              1.27                          12
                    3.30 NOM                                                     0.40                                3.30

                                                                                 0.25 BSC            C PCB Layout Reference View

       8X                                       Branded Face                      SEATING PLANE
              0.10 C                                                         C  GAUGE PLANE

                      0.51                                   SEATING                For Reference Only; not for tooling use (reference MS-012BA)
                      0.31                                   PLANE                  Dimensions in millimeters
                       1.27 BSC                                                     Dimensions exclusive of mold flash, gate burrs, and dambar protrusions
                                                             1.70 MAX               Exact case and lead configuration at supplier discretion within limits shown

                                                        0.15                    A Terminal #1 mark area
                                                                                B Exposed thermal pad (bottom surface); dimensions may vary with device

                                                                                C Reference land pattern layout (reference IPC7351
                                                                                    SOIC127P600X175-9AM); all pads a minimum of 0.20 mm from all
                                                                                    adjacent pads; adjust as necessary to meet application process
                                                                                    requirements and PCB layout tolerances; when mounting on a multilayer
                                                                                    PCB, thermal vias at the exposed thermal pad land can improve thermal
                                                                                    dissipation (reference EIA/JEDEC Standard JESD51-5)

                                                                                                     Allegro MicroSystems, Inc.                                   8

                                                                                                     115 Northeast Cutoff

                                                                                                     Worcester, Massachusetts 01615-0036 U.S.A.

A4950                     Full-Bridge DMOS PWM Motor Driver

       Revision History   Revision Date                 Description of Revision
                          May 17, 2012   Add K temperature range variant and IBB
                  Rev. 3

Copyright 2011-2012, Allegro MicroSystems, Inc.
Allegro MicroSystems, Inc. reserves the right to make, from time to time, such departures from the detail specifications as may be required to per-
mit improvements in the performance, reliability, or manufacturability of its products. Before placing an order, the user is cautioned to verify that the
information being relied upon is current.
Allegro's products are not to be used in life support devices or systems, if a failure of an Allegro product can reasonably be expected to cause the
failure of that life support device or system, or to affect the safety or effectiveness of that device or system.
The information included herein is believed to be accurate and reliable. However, Allegro MicroSystems, Inc. assumes no responsibility for its use;
nor for any infringement of patents or other rights of third parties which may result from its use.

       For the latest version of this document, visit our website:

                                                                    Allegro MicroSystems, Inc.                  9

                                                                    115 Northeast Cutoff

                                                                    Worcester, Massachusetts 01615-0036 U.S.A.

This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved