电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

A3988

器件型号:A3988
器件类别:模拟器件
文件大小:376.85KB,共0页
厂商名称:ALLEGRO [Allegro MicroSystems]
厂商官网:http://www.allegromicro.com/
下载文档

器件描述

STEPPER MOTOR CONTROLLER, 2.8 A,

步进电机控制器, 2.8 A,

参数

A3988功能数量 4
A3988端子数量 36
A3988最大工作温度 85 Cel
A3988最小工作温度 -20 Cel
A3988最大供电/工作电压 5.5 V
A3988最小供电/工作电压 3 V
A3988额定供电电压 3.3 V
A3988加工封装描述 6 X 6 MM, 0.90 MM HEIGHT, LEAD FREE, MO-220VJJD-3, QFN-36
A3988无铅 Yes
A3988欧盟RoHS规范 Yes
A3988中国RoHS规范 Yes
A3988状态 ACTIVE
A3988工艺 NMOS
A3988包装形状 SQUARE
A3988包装尺寸 CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
A3988表面贴装 Yes
A3988端子形式 NO LEAD
A3988端子间距 0.5000 mm
A3988端子涂层 MATTE TIN
A3988端子位置 QUAD
A3988包装材料 UNSPECIFIED
A3988温度等级 OTHER
A3988最大输出电流 2.8 A
A3988模拟IC其它类型 STEPPER MOTOR CONTROLLER

文档预览

A3988器件文档内容

                                                                           A3988
                            Quad DMOS Full Bridge PWM Motor Driver

Features and Benefits                                              Description

36 V output rating                                                The A3988 is a quad DMOS full-bridge driver capable of
4 full bridges                                                    driving up to two stepper motors or four dc motors. Each
Dual stepper motor driver                                         full-bridge output is rated up to 1.2 A and 36 V. The A3988
High current outputs                                              includes fixed off-time pulse width modulation (PWM) current
3.3 and 5 V compatible logic supply                               regulators, along with 2- bit nonlinear DACs (digital-to-analog
Synchronous rectification                                         converters) that allow stepper motors to be controlled in full,
Internal undervoltage lockout (UVLO)                              half, and quarter steps, and dc motors in forward, reverse, and
Thermal shutdown circuitry                                        coast modes. The PWM current regulator uses the Allegro
Crossover-current protection                                      patented mixed decay mode for reduced audible motor noise,
Low profile QFN package                                           increased step accuracy, and reduced power dissipation.

Packages                    Package JP, 48 pin LQFP                Internal synchronous rectification control circuitry is provided
                            with exposed thermal pad               to improve power dissipation during PWM operation.
  Package EV, 36 pin QFN
   0.90 mm nominal height                                          Protection features include thermal shutdown with hysteresis,
  with exposed thermal pad                                         undervoltage lockout (UVLO) and crossover current protection.
                                                                   Special power up sequencing is not required.

                                                                   The A3988 is supplied in two packages, EV and JP, with
                                                                   exposed power tabs for enhanced thermal performance. The
                                                                   EV is a 6 mm x 6 mm, 36 pin QFN package with a nominal
                                                                   overall package height of 0.90 mm. The JP is a 7 mm 7 mm
                                                                   48 pin LQFP. Both packages are lead (Pb) free, with 100%
                                                                   matte tin leadframe plating.

                Approximate scale

                                                            0.1 F  0.1 F                                          VMOTOR 32 V
                                                            50 V   50 V
                                                                                                                  0.22 F
                                                    CP1                                                    100 F   50 V
                                                               CP2                                          50 V
                                                                          VCP
                                                                                      VBB1
                                                                                             VBB2

                                                    PHASE1  A3988                                  OUT1A
                                                    I01                                            OUT1B
                            Microprocessor          I11                                            OUT2A   Bipolar Stepper Motors
                                                    PHASE2                                         OUT2B
                                         VREF       I02                                            OUT3A    RS2
                                         VDD 3.3 V  I12                                            OUT3B    RS1
                                                    PHASE3                                         OUT4A    RS3
                                                    I03                                            OUT4B    RS4
                                                    I13                                            SENSE2
                                                    PHASE4
                                                    I04                                            SENSE1
                                                    I14
                                                    VREF1                                          SENSE3
                                                    VREF2
                                                    VREF3                                          SENSE4
                                                    VREF4
                                                    VDD

                                                    Figure 1. Typical application circuit

A3988DS, Rev.3
A3988                                 Quad DMOS Full Bridge PWM Motor Driver

Selection Guide

Part Number                           Package                                                                           Packing
                                                                                               61 pieces per tube
A3988SEV-T            36 pin QFN with exposed thermal pad                                      1500 pieces per reel
                                                                                               250 pieces per tray
A3988SEVTR-T          36 pin QFN with exposed thermal pad

A3988SJP-T            48 pin LQFP with exposed thermal pad

Absolute Maximum Ratings

Characteristic               Symbol                                                    Notes                                                                   Rating    Units
                                                                                                                                                             -0.5 to 36    V
Load Supply Voltage          VBB      Pulsed tw < 1 s                                                                                                                      V
                                                                                                                                                                  38       V
Logic Supply Voltage         VDD      May be limited by duty cycle, ambient temperature, and heat sinking. Under                                             0.4 to 7     A
                                      any set of conditions, do not exceed the specified current rating or a Junction
Output Current               IOUT     Temperature of 150C.                                                                                                      1.2
                                      Pulsed tw < 1 s
                                                                                                                                                                  2.8    A
                                      Pulsed tw < 1 s
Logic Input Voltage Range       VIN                                                                                                                          0.3 to 7   V
SENSEx Pin Voltage           VSENSEx  Range S
                                                                                                                                                                  0.5    V

                                                                                                                                                                  2.5    V

VREFx Pin Voltage             VREFx                                                                                                                               2.5    V
Operating Temperature Range     TA
Junction Temperature                                                                                                                                         20 to 85 C
Storage Temperature Range    TJ(max)
                                Tstg                                                                                                                              150    C

                                                                                                                                                             40 to 125 C

Thermal Characteristics (may require derating at maximum conditions)

Characteristic                        Symbol                                                                Test Conditions                                            Min. Units
                                                                                                                                                                        27 C/W
Package Thermal Resistance                         EV package, 4 layer PCB based on JEDEC standard                                                                      23 C/W
                                      RJA

                                                   JP package, 4 layer PCB based on JEDEC standard

                                                                        Power Dissipation versus Ambient Temperature

                                                                  5500

                                                                  5000                    JP Package
                                                                  4500                    4-layer PCB
                                                                  4000                    (RQJA = 23 C/W)
                                                                  3500
                                      Power Dissipation, PD (mW)
                                                                  3000

                                                                  2500  EV Package
                                                                  2000  4-layer PCB
                                                                  1500  (RQJA = 27 C/W)

                                                                  1000

                                                                  500

                                                                  0

                                                                  25    50  75            100  125          150       175

                                                                                          Temperature (C)

                                                                                                                                 Allegro MicroSystems, Inc.                          2

                                                                                                                                 115 Northeast Cutoff, Box 15036

                                                                                                                                 Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                                                                 www.allegromicro.com
A3988                       Quad DMOS Full Bridge PWM Motor Driver

                            Functional Block Diagram

                            0.1 F                 0.1 F                                                                                                  To
                             50 V                  50 V                                                                                                 VBB2

                                                                                                                                 100 F          0.22 F
                                                                                                                                   50 V           50 V

                            CP1                                                                                                 OUT1A
                                              CP2                                                                               OUT1B
                                                     VCP
                                                                                 VBB1

       VDD                                                                                                 DMOS           VBB1

                                                                                                           FULL-BRIDGE 1

                                                                                       VCP

                OSC          CHARGE PUMP

       PHASE1               Control Logic                                                                                       SENSE1
          I01               Bridges 1 and 2
          I11                                     GATE                                                     DMOS           VBB1
                                       PWM Latch  DRIVE
       PHASE2                          BLANKING                                                            FULL-BRIDGE 2
          I02                          PWM Latch
          I12                          BLANKING

       VREF1    Sense1  +-  Control Logic
                     3      Bridges 3 and 4

       VREF2         3  +-             PWM Latch                                                                                OUT2A
                Sense2                 BLANKING                                                                                 OUT2B
                                       PWM Latch
       PHASE3                          BLANKING        VCP                                                 Sense2               SENSE2
          I03
          I13                                     GATE                                                         DMOS              VBB2
                                                  DRIVE                                                    FULL-BRIDGE 3        OUT3A
       PHASE4                                                                                                                   OUT3B
           I04
           I14

                                                                                                           Sense3                       SENSE3
                                                                                                                                VBB2
                Sense3    +-

       VREF3    3                                                                            GND
                                                                                                      GND
       VREF4         3  +-                                                                                     DMOS             OUT4A
                Sense4                                                                                     FULL-BRIDGE 4        OUT4B

                                                                                                           Sense4               SENSE4

                                                                                                                                Allegro MicroSystems, Inc.                          3

                                                                                                                                115 Northeast Cutoff, Box 15036

                                                                                                                                Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                                                                www.allegromicro.com
A3988                              Quad DMOS Full Bridge PWM Motor Driver

ELECTRICAL CHARACTERISTICS1, valid at TA = 25C, VBB = 36 V, unless otherwise noted

Characteristics                    Symbol                   Test Conditions              Min.     Typ.2              Max.  Units
                                                                                         8.0                         36     V
Load Supply Voltage Range            VBB        Operating                                3.0                         5.5    V
Logic Supply Voltage Range           VDD        Operating                                          7                 10    mA
VDD Supply Current                   IDD                                                                            800    m
                                   RDS(on)      Source driver, IOUT = 1.2 A, TJ = 25C           700               800    m
Output On Resistance                            Sink driver, IOUT = 1.2 A, TJ = 25C              700                1.2    V
                                    IDSS        IOUT = 1.2 A                             20                          20    A
Vf , Outputs                         IBB        Outputs, VOUT = 0 to VBB                           
Output Leakage                                  IOUT = 0 mA, outputs on, PWM = 50 kHz,                               8    mA
                                                DC = 50%
VBB Supply Current                                                                                                          V
                                                                                                                             V
Control Logic                                                                                                               A
                                                                                                                            mV
Logic Input Voltage                VIN(1)       VIN = 0 to 5 V                           0.7VDD                           ns
                                   VIN(0)       PWM change to source on                                      0.3VDD       ns
Logic Input Current                                                                               <1.0                       ns
Input Hysteresis                    IIN                                                     20   300             20         ns
                                   Vhys                                                     150   550             500        ns
                                                                                            350                 1000        s
Propagation Delay Times            tpd          PWM change to source off                    35    550             300        V
                                                                                            350                 1000       A
                                                PWM change to sink on                       35    425             250        %
                                                                                            300     1            1000        %
                                                PWM change to sink off                      0.7                  1.3        %
                                                                                            0.0                  1.5
Crossover Delay                     tCOD        Operating                                                        1         V
Blank Time                         tBLANK                                                                                 mV
VREFx Pin Input Voltage Range      VREFx        VREF = 1.5                                  5                    5         V
VREFx Pin Reference Input Current   IREF        VREF = 1.5, phase current = 100%            5                     5        mV
                                                VREF = 1.5, phase current = 67%             15                   15         C
Current Trip-Level Error3          VERR         VREF = 1.5, phase current = 33%                                              C

Protection Circuits

VBB UVLO Threshold                  VUV(VBB)    VBB rising                               7.3      7.6                7.9
VBB Hysteresis                     VUV(VBB)hys  VDD rising
VDD UVLO Threshold                                                                       400      500                600
VDD Hysteresis                      VUV(VDD)
Thermal Shutdown Temperature       VUV(VDD)hys                                           2.65     2.8                2.95
Thermal Shutdown Hysteresis
                                      TJTSD                                              75       105                125
                                    TJTSDhys
                                                                                         155      165                175

                                                                                                 15                 

1For input and output current specifications, negative current is defined as coming out of (sourcing) the specified device pin.
2Typical data are for initial design estimations only, and assume optimum manufacturing and application conditions. Performance may vary for indi-
vidual units, within the specified maximum and minimum limits.
3VERR = [(VREF/3) VSENSE] / (VREF/3).

                                                                                         Allegro MicroSystems, Inc.                                 4

                                                                                         115 Northeast Cutoff, Box 15036

                                                                                         Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                         www.allegromicro.com
A3988  Quad DMOS Full Bridge PWM Motor Driver

       Functional Description

Device Operation The A3988 is designed to operate two                    Note: It is critical to ensure that the maximum rating of 500 mV
stepper motors, four dc motors, or one stepper and two dc motors.        on each SENSEx pin is not exceeded.
The currents in each of the output full-bridges, all N-channel
DMOS, are regulated with fixed off-time pulse width modulated            Fixed Off-Time The internal PWM current control circuitry
(PWM) control circuitry. Each full-bridge peak current is set by         uses a one shot circuit to control the time the drivers remain off.
the value of an external current sense resistor, RSx , and a refer-      The one shot off-time, toff , is internally set to 30 s.
ence voltage, VREFx .
                                                                         Blanking This function blanks the output of the current sense
If the logic inputs are pulled up to VDD, it is good practice to use     comparator when the outputs are switched by the internal current
a high value pull-up resistor in order to limit current to the logic     control circuitry. The comparator output is blanked to prevent
inputs, should an overvoltage event occur. Logic inputs include:         false detections of overcurrent conditions, due to reverse recovery
PHASEx, I0x, and I1x.                                                    currents of the clamp diodes, or to switching transients related to
                                                                         the capacitance of the load. The stepper blank time, tBLANK , is
Internal PWM Current Control Each full-bridge is con-                    approximately 1 s.
trolled by a fixed off-time PWM current control circuit that limits
the load current to a desired value, ITRIP . Initially, a diagonal pair  Control Logic Communication is implemented via the indus-
of source and sink DMOS outputs are enabled and current flows            try standard I1, I0, and PHASE interface. This communication
through the motor winding and RSx. When the voltage across the           logic allows for full, half, and quarter step modes. Each bridge
current sense resistor equals the voltage on the VREFx pin, the          also has an independent VREF input so higher resolution step
current sense comparator resets the PWM latch, which turns off           modes can be programmed by dynamically changing the voltage
the source driver.                                                       on the VREFx pins.

The maximum value of current limiting is set by the selection of         Charge Pump (CP1 and CP2) The charge pump is used to
RS and the voltage at the VREF input with a transconductance             generate a gate supply greater than the VBB in order to drive the
function approximated by:                                                source-side DMOS gates. A 0.1 F ceramic capacitor should be
                                                                         connected between CP1 and CP2 for pumping purposes. A 0.1 F
                         ITripMax = VREF / (3RS)                        ceramic capacitor is required between VCP and VBBx to act as a
                                                                         reservoir to operate the high-side DMOS devices.
Each current step is a percentage of the maximum current,
ITripMax. The actual current at each step ITrip is approximated by:      Shutdown In the event of a fault (excessive junction tem-
                                                                         perature, or low voltage on VCP), the outputs of the device are
                    ITrip = (% ITripMax / 100) ITripMax                  disabled until the fault condition is removed. At power-up, the
                                                                         undervoltage lockout (UVLO) circuit disables the drivers.
where % ITripMax is given in the Step Sequencing table.

                                                                         Allegro MicroSystems, Inc.                          5

                                                                         115 Northeast Cutoff, Box 15036

                                                                         Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                         www.allegromicro.com
A3988  Quad DMOS Full Bridge PWM Motor Driver

Synchronous Rectification When a PWM-off cycle is                   Mixed Decay Operation The bridges operate in mixed
triggered by an internal fixed off-time cycle, load current will    decay mode. Referring to figure 2, as the trip point is reached, the
recirculate. The A3988 synchronous rectification feature will turn  device goes into fast decay mode for 30.1% of the fixed off-time
on the appropriate MOSFETs during the current decay, and effec-     period. After this fast decay portion, tFD , the device switches
tively short out the body diodes with the low RDS(on) driver. This  to slow decay mode for the remainder of the off-time. During
significantly lowers power dissipation. When a zero current level   transitions from fast decay to slow decay, the drivers are forced
is detected, synchronous rectification is turned off to prevent     off for approximately 600 ns. This feature is added to prevent
reversal of the load current.                                       shoot-through in the bridge. As shown in figure 2, during this
                                                                    "dead time" portion, synchronous rectification is not active, and
                                                                    the device operates in fast decay and slow decay only.

       VPHASE                                                             See Enlargement A
                    +

         IOUT 0
                    

                             Enlargement A

                             Fixed Off-Time 30 s

                       9 s                                          21 s

       ITrip

                                                                    IOUT

                       FDSR                                         SDSR

              FDDT           SDDT                                         SDDT

                       Figure 2. Mixed Decay Mode Operation

                                                                                Allegro MicroSystems, Inc.                          6

                                                                                115 Northeast Cutoff, Box 15036

                                                                                Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                www.allegromicro.com
A3988            Quad DMOS Full Bridge PWM Motor Driver

         100.0                               Step Sequencing Diagrams
          66.7
                                                                                       100.0
                                                                                         66.7

Phase 1                                              Phase 1  0

(%)      0                                           (%)

          66.7                                                66.7
         100.0                                               100.0

         100.0                                                100.0
          66.7                                                 66.7

Phase 2                                              Phase 2  0

(%)      0                                           (%)

          66.7                                                66.7
         100.0                                               100.0

                 Full step 2 phase                                                             Half step 2 phase
                 Modified full step 2 phase                                                    Modified half step 2 phase

Figure 3. Step Sequencing for Full-Step Increments.                   Figure 4. Step Sequencing for Half-Step Increments.

                                                                                               Allegro MicroSystems, Inc.                          7

                                                                                               115 Northeast Cutoff, Box 15036

                                                                                               Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                               www.allegromicro.com
A3988                                      Quad DMOS Full Bridge PWM Motor Driver

         100.0

         66.7

         33.3

Phase 1  0

(%)

         33.3

         66.7

         100.0

                   100.0
                     66.7
                     33.3

Phase 2 0
  (%)

                   33.3
                   66.7
                 100.0

                                           Figure 5. Step Sequence for Quarter-Step Increments

                           Step Sequencing Settings

                           Full  1/2  1/4   Phase 1               I0x  I1x   PHASE   Phase 2     I0x  I1x PHASE
                                           (%ITripMax)                              (%ITripMax)

                                 1    1                  0        H    H     x      100          L    L                      1

                                      2                  33       L    H     1      100          L    L                      1

                           1     2    3                  66*/100  H    L*/H  1      66*/100      H    L*/H                   1

                                      4                  100      L    L     1      33           L    H                      1

                                 3    5                  100      L    L     1      0            H    H                      X

                                      6                  100      L    L     1      33           L    H                      0

                           2     4    7                  66*/100  H    L*/H  1      66*/100      H    L*/H                   0

                                      8                  33       L    H     1      100          L    L                      0

                                 5    9                  0        H    H     x      100          L    L                      0

                                      10                 33       L    H     0      100          L    L                      0

                           3     6    11                 66*/100  H    L*/H  0      66*/100      H    L*/H                   0

                                      12                 100      L    L     0      33           L    H                      0

                                 7    13                 100      L    L     0      0            H    H                      X

                                      14                 100      L    L     0      33           L    H                      1

                           4     8    15                 66*/100  H    L*/H  0      66*/100      H    L*/H                   1

                                      16                 33       L    H     0      100          L    L                      1

                           * Denotes modified step mode

                                                                                                 Allegro MicroSystems, Inc.                          8

                                                                                                 115 Northeast Cutoff, Box 15036

                                                                                                 Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                                 www.allegromicro.com
A3988                             Quad DMOS Full Bridge PWM Motor Driver

                                  Applications Information

Motor Configurations For applications that require either a          are used to transfer heat to other layers of the PCB.
stepper/dc motor driver or dual dc motor driver, Allegro offers the
A3989 and A3995. These devices are offered in the same 36 pin        Grounding In order to minimize the effects of ground bounce
QFN package as the A3988. The dc motor drivers are capable of        and offset issues, it is important to have a low impedance single-
supplying 2.4 A at 36 V. Commutation is done with a standard         point ground, known as a star ground, located very close to the
phase/enable logic interface. Please refer to the Allegro website    device. By making the connection between the exposed thermal
for further information and datasheets about those devices.          pad and the groundplane directly under the A3988, that area
                                                                     becomes an ideal location for a star ground point.
DC Motor Control Each of the 4 full bridges has independent
PWM current control circuitry that makes the A3988 capable of        A low impedance ground will prevent ground bounce during
driving up to four dc motors at currents up to 1.2 A. Control of     high current operation and ensure that the supply voltage remains
the dc motors is accomplished by tying the I0, I1 pins together      stable at the input terminal. The recommended PCB layout shown
creating an equivalent ENABLE function with maximum current          in the diagram below, illustrates how to create a star ground
defined by the voltage on the corresponding VREF pin. The dc         under the device, to serve both as low impedance ground point
motors can be driven via a PWM signal on this enable signal, or      and thermal path.
on the corresponding PHASE pin. Motor control includes for-
ward, reverse, and coast.                                                             DFN Device                               Solder
                                                                           PCB                                                   Trace (2 oz.)
Layout The printed circuit board should use a heavy ground-          Thermal Vias                                                  Signal (1 oz.)
plane. For optimum electrical and thermal performance, the                                                                         Ground (1 oz.)
A3988 must be soldered directly onto the board. On the under-                                                                      Thermal (2 oz.)
side of the A3988 package is an exposed pad, which provides a
path for enhanced thermal dissipation. The thermal pad should be
soldered directly to an exposed surface on the PCB. Thermal vias

                           VBB                                                                                                 VBB

                                    CVCP                                                                                       CVCP                 CIN3
                                       GND
                                               CIN3                                                       CCP

       GND  CCP                                    RS3

                                                                            I03               I02  I01    CP2    CP1    VCP    GND  I11     I12

OUT1A  RS1                                                   OUT3A          1                                                              I13
OUT1B                  U1                                    OUT3B               I04                                                  OUT3A
                                                                                 OUT1A                                               SENSE3
OUT2B                                                        OUT4B     RS1       SENSE1                   A3988                       OUT3B               RS3
OUT2A                                                        OUT4A   CIN1        OUT1B                                                                     CIN2
                                                                                 VBB1                      PAD                          VBB2              RS4
                                                                       RS2       OUT2B                                                OUT4B
       CIN1                       CIN2                                           SENSE2                                              SENSE4
       RS2                                                                       OUT2A                                                OUT4A
                                                                                 PHASE4
            VDD                                                                                                                            I14

                                  RS4                                       PHASE3            VDD  VREF1  VREF2  VREF3  VREF4  GND  PHASE2  PHASE1

                           CVDD1                        GND          EV package layout shown                     CVDD1
                           CVDD2                                                                                 CVDD2

       Figure 6. Printed circuit board layout with typical application circuit, shown at right. The copper area directly under the
       A3988 (U1) is soldered to the exposed thermal pad on the underside of the device. The thermal vias serve also as electrical
       vias, connecting it to the ground plane on the other side of the PCB , so the two copper areas together form the star ground.

                                                                                              Allegro MicroSystems, Inc.                                         9

                                                                                              115 Northeast Cutoff, Box 15036

                                                                                              Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                              www.allegromicro.com
A3988  Quad DMOS Full Bridge PWM Motor Driver

The two input capacitors should be placed in parallel, and as      additional voltage drops, adversely affecting the ability of the
close to the device supply pins as possible. The ceramic capaci-   comparators to accurately measure the current in the windings.
tor should be closer to the pins than the bulk capacitor. This is  As shown in the layout below, the SENSEx pins have very short
necessary because the ceramic capacitor will be responsible for    traces to the RSx resistors and very thick, low impedance traces
delivering the high frequency current components.                  directly to the star ground underneath the device. If possible,
                                                                   there should be no other components on the sense circuits.
Sense Pins The sense resistors, RSx, should have a very low
impedance path to ground, because they must carry a large cur-     Note: When selecting a value for the sense resistors, be sure not to
rent while supporting very accurate voltage measurements by        exceed the maximum voltage on the SENSEx pins of 500 mV.
the current sense comparators. Long ground traces will cause

                                                                   Allegro MicroSystems, Inc.       10

                                                                   115 Northeast Cutoff, Box 15036

                                                                   Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                   www.allegromicro.com
A3988                                   Quad DMOS Full Bridge PWM Motor Driver

                                                                                                    Pin-out Diagrams

Package EV                                                                                                    Package JP              36 NC
                                                                                                                                           35 NC
                          I12 28   27 I13                                                                                                        34 OUT3A
                           I11 29       26 OUT3A                                                                                                      33 SENSE3
                        GND 30                25 SENSE3                                                                                                     32 OUT3B
                        VCP 31                     24 OUT3B                                                                                                      31 VBB2
                         CP1 32                          23 VBB2                                                                                                       30 NC
                         CP2 33                               22 OUT4B                                                                                                      29 OUT4B
                          I01 34                                    21 SENSE4                                                                                                     28 SENSE4
                          I02 35                                         20 OUT4A                                                                                                      27 OUT4A
                          I03 36                                               19 I14                                                                                                        26 NC
                                                                                                                                                                                                  25 NC

                                                                                                                          I13 37                                                                         24 I14
                                                                                                                                                                                                         23 NC
                                                                                                                          I12 38                                                                         22 PHASE1
                                                                                                                                                                                                         21 PHASE2
                                                                                         18 PHASE1                        I11 39                                                                         20 GND
                                                                                                                                                                                                         19 VREF4
                                                                                         17 PHASE2                        GND 40                                                                         18 VREF3
                                                                                                                                                                                                         17 VREF2
                                                                                         16 GND                                                                                                          16 VREF1
                                                                                                                                                                                                         15 VDD
                                                                                         15 VREF4                         NC 41                                                                          14 PHASE3
                                                                                                                                                                                                         13 PHASE4
                                   PAD                                                   14 VREF3   Packages are not to scale VCP 42

                                                                                                                                      PAD

                                                                                         13 VREF2                         CP1 43

                                                                                         12 VREF1                         CP2 44
                                                                                         11 VDD                            I01 45
                                                                                         10 PHASE3                         I02 46

                                   I04 1                                                                                  I03 47
                                        OUT1A 2
                                              SENSE1 3                                                                    I04 48
                                                   OUT1B 4

                                                         VBB1 5
                                                              OUT2B 6
                                                                    SENSE2 7
                                                                         OUT2A 8
                                                                               PHASE4 9

                                   Terminal List Table                                                                                NC 1
                                                                                                                                           NC 2
                                                                                                                                                 OUT1A 3
                                                                                                                                                      SENSE1 4
                                                                                                                                                            OUT1B 5
                                                                                                                                                                 VBB1 6
                                                                                                                                                                       NC 7
                                                                                                                                                                            OUT2B 8
                                                                                                                                                                                  SENSE2 9
                                                                                                                                                                                       OUT2A 10
                                                                                                                                                                                             NC 11
                                                                                                                                                                                                  NC 12

                                        Number                                                      Pin Name  Pin Description

                                   EV                                                    JP          OUT1A    DMOS Full-Bridge 1 Output A
                                                                                                    SENSE1    Sense Resistor Terminal for Bridge 1
                                   2                                                     3           OUT1B    DMOS Full-Bridge 1 Output B
                                                                                                              Load Supply Voltage
                                   3                                                     4            VBB1    DMOS Full-Bridge 2 Output B
                                                                                                     OUT2B    Sense Resistor Terminal for Bridge 2
                                   4                                                     5          SENSE2    DMOS Full-Bridge 2 Output A
                                                                                                     OUT2A    Control Input
                                   5                                                     6          PHASE4    Control Input
                                                                                                    PHASE3    Logic Supply Voltage
                                   6                                                     8                    Analog Input
                                                                                                       VDD    Analog Input
                                   7                                                     9           VREF1    Analog Input
                                                                                                     VREF2    Analog Input
                                   8                                                     10          VREF3    Ground
                                                                                                     VREF4    Control Input
                                   9                                                     13                   Control Input
                                                                                                       GND    Control Input
                                   10                                                    14         PHASE2    DMOS Full-Bridge 4 Output A
                                                                                                    PHASE1    Sense Resistor Terminal for Bridge 4
                                   11                                                    15                   DMOS Full-Bridge 4 Output B
                                                                                                        I14   Load Supply Voltage
                                   12                                                    16          OUT4A    DMOS Full-Bridge 3 Output B
                                                                                                    SENSE4    Sense Resistor Terminal for Bridge 3
                                   13                                                    17          OUT4B    DMOS Full-Bridge 3 Output A
                                                                                                      VBB2    Control Input
                                   14                                                    18          OUT3B    Control Input
                                                                                                    SENSE3    Control Input
                                   15                                                    19          OUT3A    Ground
                                                                                                              Reservoir Capacitor Terminal
                                   16                                                    20             I13   Charge Pump Capacitor Terminal
                                                                                                        I12   Charge Pump Capacitor Terminal
                                   17                                                    2              I11   Control Input
                                                                                                       GND    Control Input
                                   18                                                    22            VCP    Control Input
                                                                                                       CP1    Control Input
                                   19                                                    24            CP2
                                                                                                        I01
                                   20                                                    27             I02
                                                                                                        I03
                                   21                                                    28             I04

                                   22                                                    29

                                   23                                                    31

                                   24                                                    32

                                   25                                                    33

                                   26                                                    34

                                   27                                                    37

                                   28                                                    38

                                   29                                                    39

                                   30                                                    40

                                   31                                                    42

                                   32                                                    43

                                   33                                                    44

                                   34                                                    45

                                   35                                                    46

                                   36                                                    47

                                   1                                                     48

                                        1, 2, 7, 11,

                                       12, 23, 25,                                                 NC        No Connect
                                        26, 30, 35,

                                                                                         36, 41

                                                                                                  PAD       Exposed pad for enhanced thermal perfor-
                                                                                                              mance. Should be soldered to the PCB.

                                                                                                                                      Allegro MicroSystems, Inc.                                                    11

                                                                                                                                      115 Northeast Cutoff, Box 15036

                                                                                                                                      Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                                                                      www.allegromicro.com
A3988                                 Quad DMOS Full Bridge PWM Motor Driver

                                  EV Package, 36 Pin QFN with Exposed Thermal Pad

          Preliminary dimensions, for reference only                                                             6.15 .242     A
          (reference JEDEC MO-220VJJD-1, except exposed thermal pad)                                             5.85 .230          B
          Dimensions in millimeters
          U.S. Customary dimensions (in.) in brackets, for reference only                                 36                  6.15 .242
          Dimensions exclusive of mold flash, gate burrs, and dambar protrusions                                              5.85 .230
          Exact case and lead configuration at supplier discretion within limits shown              1
       A Terminal #1 mark area                                                                                                                                  C
                                                                                                    2         A                                    SEATING
                                                                                                                                                   PLANE
       B Exposed thermal pad (reference only, terminal #1                                                                                          1.00 .039
          identifier appearance at supplier discretion)                                                                                            0.80 .031
                                                                                                                                             0.20 .008
       C Reference land pattern layout (reference IPC7351              36X                                                                   REF
           QFN50P600X600X100-37V1M); adjust as necessary to                   0.08 [.003] C                                          0.05 .002
           meet application process requirements and PCB layout                                                                      0.00 .000
           tolerances; when mounting on a multilayer PCB, thermal
           vias at the exposed thermal pad land can improve thermal                                                         4.15 .163
           dissipation (reference EIA/JEDEC Standard JESD51-5)                                                              NOM

                                                                       36X 0.30 .012
                                                                            0.18 .007

                                                                       0.10 [.004] M C A B

       0.25 .010                                                       0.05 [.002] M C                       0.50 .020
       NOM
                                                 32X0.20 .008                                             0.75 .030
       1.15 .045                                 MIN                                                      0.35 .014

       NOM                        36                        0.50 .020
                                                            NOM

                               1        C                              5.8 .228
                               2                                       NOM
                                      4.15 .163
       4X0.20 .008                    NOM                  4.15 .163                    R0.30 .012
       MIN                            5.8 .228             NOM
                                      NOM                                               REF            2
       4X0.20 .008
       MIN                                                                                          1

                                                                                                          36

                                                                                                              4.15 .163
                                                                                                              NOM

                                                                                                                            Allegro MicroSystems, Inc.             12

                                                                                                                            115 Northeast Cutoff, Box 15036

                                                                                                                            Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                                                            www.allegromicro.com
A3988                                                         Quad DMOS Full Bridge PWM Motor Driver

                                                   JP Package, 48 Pin LQFP with Exposed Thermal Pad

0.30 .012                            44X0.20 .008
NOM                                  MIN

1.85 .073                               0.50 .020                                           A                       9.20 .362
NOM                                     NOM                                                                         8.80 .346

                                                                                    B                                          7.20 .283                                                  7
                                                                                                                               6.80 .268                                                  0

                                                                                                                                                                                             0.20 .008
                                                                                                                                                                                             0.09 .004

                                  C                                        9.20 .362
48
                                                                           8.80 .346                                B

                                                              5.10 .201                                                                                  5.10 .201
                                                                                                                                                         NOM
                                                              NOM
                                                                                                7.20 .283

                                                              8.5 .335                 6.80 .268                                                                                          0.75 .030
                                                                                                                                                                                          0.45 .018
                                                              NOM
                                                                                                                                                                                               1 .039
                                                                                                           48    A                                                                             REF

      12                                                                                                         12                                                                        0.25 .010
                       5.10 .201
                       NOM                                                                                                      5.10 .201                                                  SEATING PLANE
                                                                                                                                NOM                                                       GAGE PLANE
         4X0.20 .008
         MIN                                                  4X0.20 .008
                                                              MIN
                        8.5 .335
                      NOM                                                  48X                                                                                   SEATING C
                                                                                  0.08 [.003] C                                                                  PLANE
A Terminal #1 mark area
B Exposed thermal pad (bottom surface)                                                 48X  0.27           .011        0.50 .020                                    1.60 .063
                                                                                            0.17           .007                                                     MAX

                                                                                            0.08 [.003] M C B A                                                1.45 .057
                                                                                                                                                               1.35 .053
C Reference land pattern layout (reference IPC7351                         Dimensions reference only, not for tooling use
    TSQFP50P900X900X160-48M); adjust as necessary to                       (reference JEDEC MS-026 BBCHD)                                                0.15 .006
    meet application process requirements and PCB layout                   Dimensions in millimeters                                                     0.05 .002
    tolerances; when mounting on a multilayer PCB, thermal                 U.S. Customary dimensions (in.) in brackets, for reference only
    vias at the exposed thermal pad land can improve thermal               Dimensions exclusive of mold flash, gate burrs, and dambar protrusions
    dissipation (reference EIA/JEDEC Standard JESD51-5)                    Exact case and lead configuration at supplier discretion within limits shown

The products described here are manufactured under one or more U.S. patents or U.S. patents pending.
Allegro MicroSystems, Inc. reserves the right to make, from time to time, such departures from the detail specifications as may be required to per-
mit improvements in the performance, reliability, or manufacturability of its products. Before placing an order, the user is cautioned to verify that the
information being relied upon is current.
Use of any Allegro product in any Aerospace or Aviation application is strictly prohibited. Allegro's products may only be used in life support de-
vices or systems with the express written approval of an Allegro Vice President, if a failure of an Allegro product can reasonably be expected to cause
the failure of that life support device or system, or to affect the safety or effectiveness of that device or system.
The information included herein is believed to be accurate and reliable. However, Allegro MicroSystems, Inc. assumes no responsibility for its use;
nor for any infringement of patents or other rights of third parties which may result from its use.
Copyright 2006, 2007, Allegro MicroSystems, Inc.

                                                      For the latest version of this document, visit our website:
                                                                           www.allegromicro.com

                                                                                                                                                         Allegro MicroSystems, Inc.                     13

                                                                                                                                                         115 Northeast Cutoff, Box 15036

                                                                                                                                                         Worcester, Massachusetts 01615-0036 (508) 853-5000

                                                                                                                                                         www.allegromicro.com
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

A3988器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved