电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

93LC56-IP

器件型号:93LC56-IP
厂商名称:Microchip
厂商官网:https://www.microchip.com
下载文档

器件描述

1K/2K/4K 2.0V Microwire Serial EEPROM

文档预览

93LC56-IP器件文档内容

M                                                       93LC46/56/66

                  1K/2K/4K 2.0V Microwire Serial EEPROM

FEATURES                                                BLOCK DIAGRAM

Single supply with programming operation down                VCC      VSS

to 2.0V (Commercial only)

Low power CMOS technology                                          MEMORY       ADDRESS
                                                                      ARRAY       DECODER
- 1 mA active current typical

- 5 A standby current (typical) at 3.0V

ORG pin selectable memory configuration

- 128 x 8 or 64 x 16-bit organization (93LC46)                                    ADDRESS
                                                                                  COUNTER
- 256 x 8 or 128 x 16-bit organization(93LC56)

- 512 x 8 or 256 x 16-bit organization(93LC66)

Self-timed ERASE and WRITE cycles                            DATA REGISTER                   OUTPUT                                                 DO
                                                                                               BUFFER
(including auto-erase)                                                MODE
                                                           DI       DECODE
Automatic ERAL before WRAL                             CS
                                                        CLK           LOGIC
Power on/off data protection circuitry
                                                                      CLOCK
Industry standard 3-wire serial I/O                            GENERATOR

Device status signal during ERASE/WRITE cycles

Sequential READ function

10,000,000 ERASE/WRITE cycles guaranteed on

93LC56 and 93LC66

1,000,000 E/W cycles guaranteed on 93LC46             DESCRIPTION

Data retention > 200 years                            The Microchip Technology Inc. 93LC46/56/66 are 1K,
                                                        2K, and 4K low-voltage serial Electrically Erasable
8-pin PDIP/SOIC and 14-pin SOIC package               PROMs. The device memory is configured as x8 or x16
                                                        bits, depending on the ORG pin setup. Advanced
(SOIC in JEDEC and EIAJ standards)                      CMOS technology makes these devices ideal for
                                                        low-power, nonvolatile memory applications. The
Temperature ranges supported                          93LC46/56/66 is available in standard 8-pin DIP and 8/
                                                        14-pin surface mount SOIC packages. The 93LC46X/
- Commercial (C):         0C to +70C                  56X/66X are only offered in an "SN" package.

- Industrial (I):         -40C to +85C

PACKAGE TYPES

                                                                                               SOIC

             DIP                          SOIC                 SOIC                      NC 1                                                         14 NC
                                                                                         CS 2                                                         13 Vcc
CS 1                                                                                  CLK 3                                                          12 NU
CLK 2                                                                        ORG NC 4                                                                 11 NC
                                                                                                                                              93LC568 VCCCS18VCCNU 1810 ORG
  DI 3                                                                                                                                    93LC66
DO 4                                                                                                                                                  9 VSS
                                                                                                        93LC46X                                        8 NC
                                                                                                    93LC56X
                                                                                                93LC66X

                                                              93LC46
                                                           93LC56
                                                       93LC66

                       93LC46
                   93LC56
                93LC66
                   7 NU CLK       2             7  NU   VCC 2        7       VSS  DI 5

                   6 ORG DI       3             6  ORG CS 3          6       DO   DO 6

                   5 VSS      DO  4             5  VSS CLK 4         5       DI   NC 7

1997 Microchip Technology Inc.                                                               DS11168L-page 1
93LC46/56/66

1.0 ELECTRICAL                                                                                        PIN function Table  Function
         CHARACTERISTICS
                                                                                                         Name

1.1 Maximum Ratings*                                                                                   CS    Chip Select
                                                                                                      CLK    Serial Data Clock
Vcc ...................................................................................7.0V            DI    Serial Data Input
All inputs and outputs w.r.t. VSS ............... -0.6V to Vcc +1.0V                                   DO    Serial Data Output
Storage temperature ..................................... -65C to +150C                             VSS    Ground
Ambient temp. with power applied................. -65C to +125C                                     ORG    Memory Configuration
Soldering temperature of leads (10 seconds) ............. +300C                                       NU    Not Utilized
ESD protection on all pins................................................4 kV                         NC    No Connect
                                                                                                      VCC    Power Supply
*Notice: Stresses above those listed under "Maximum ratings" may
cause permanent damage to the device. This is a stress rating only and
functional operation of the device at those or any other conditions
above those indicated in the operational listings of this specification is
not implied. Exposure to maximum rating conditions for extended peri-
ods may affect device reliability.

TABLE 1-1 DC AND AC ELECTRICAL CHARACTERISTICS

                           Commercial (C): Vcc = +2.0V to +6.0V (C): Tamb = 0C to +70C
                           Industrial (I): Vcc = +2.5V to +6.0V (I): Tamb = -40C to +85C

Parameter                  Symbol     Min.                                                   Max.     Units               Conditions

High level input voltage   VIH1       2.0                                                    Vcc +1   V      VCC  2.7V

                           VIH2       0.7 Vcc Vcc +1                                                  V      VCC < 2.7V

Low level input voltage    VIL1       -0.3                                                   0.8      V      VCC  2.7V

                           VIL2       -0.3                                                   0.2 Vcc  V      VCC < 2.7V

Low level output voltage   VOL1       --                                                     0.4      V      IOL = 2.1 mA; Vcc = 4.5V
                           VOL2       --                                                     0.2
                                                                                                      V      IOL =100 A; Vcc = Vcc Min.

High level output voltage  VOH1          2.4                                                 --       V      IOH = -400 A; Vcc = 4.5V
                           VOH2       Vcc-0.2                                                --
                                                                                                      V      IOH = -100 A; Vcc = Vcc Min.

Input leakage current      ILI        -10                                                    10       A VIN = 0.1V to Vcc

Output leakage current     ILO        -10                                                    10       A VOUT = 0.1V to Vcc

Pin capacitance            CIN, COUT  --                                                     7        pF VIN/VOUT = 0 V (Notes 1 & 3)

(all inputs/outputs)                                                                                         Tamb = +25C, FCLK = 1 MHz

                           ICC read   --                                                     1        mA FCLK = 2 MHz; Vcc = 6.0V

Operating current                                                                            500      A FCLK = 1 MHz; Vcc = 3.0V

                           ICC write  --                                                     3        mA FCLK = 2 MHz; Vcc = 6.0V (Note 3)

Standby current            ICCS       --                                                     100      A CLK = CS = 0V; Vcc = 6.0V

                                                                                             30       A CLK = CS = 0V; Vcc = 3.0V

Clock frequency            FCLK       --                                                     2        MHz Vcc  4.5V

                                                                                             1        MHz Vcc < 4.5V

Clock high time            TCKH       250                                                    --       ns

Clock low time             TCKL       250                                                    --       ns

Chip select setup time     TCSS       50                                                     --       ns Relative to CLK

Chip select hold time      TCSH       0                                                      --       ns Relative to CLK

Chip select low time       TCSL       250                                                    --       ns

Data input setup time      TDIS       100                                                    --       ns Relative to CLK

Data input hold time       TDIH       100                                                    --       ns Relative to CLK

Data output delay time     TPD        --                                                     400      ns CL = 100 pF

Data output disable time   TCZ        --                                                     100      ns CL = 100 pF (Note 3)

Status valid time          TSV        --                                                     500      ns CL = 100 pF

                           TWC        --                                                     10       ms ERASE/WRITE mode (Note 2)

Program cycle time         TEC        --                                                     15       ms ERAL mode

                           TWL        --                                                     30       ms WRAL mode

Endurance

93LC46                     --         1M                                                     --       cycles 25C, Vcc = 5.0V, Block Mode (Note 4)

93LC56/66                  --         10M                                                    --

Note 1: This parameter is tested at Tamb = 25C and FCLK = 1 MHz.

2: Typical program cycle time is 4 ms per word.

3: This parameter is periodically sampled and not 100% tested.

4: This application is not tested but guaranteed by characterization. For endurance estimates in a specific applica-

tion, please consult the Total Endurance Model which can be obtained on our BBS or website.

DS11168L-page 2                                                                                                            1997 Microchip Technology Inc.
2.0 PIN DESCRIPTION                                                   93LC46/56/66

2.1 Chip Select (CS)                                        2.3 Data In (DI)

A high level selects the device. A low level deselects the  Data In (DI) is used to clock in a START bit, opcode,
device and forces it into standby mode. However, a pro-     address, and data synchronously with the CLK input.
gramming cycle which is already initiated and/or in
progress will be completed, regardless of the CS input      2.4 Data Out (DO)
signal. If CS is brought low during a program cycle, the
device will go into standby mode as soon as the pro-        Data Out (DO) is used in the READ mode to output data
gramming cycle is completed.                                synchronously with the CLK input (TPD after the posi-
                                                            tive edge of CLK).
CS must be low for 250 ns minimum (TCSL) between            This pin also provides READY/BUSY status information
consecutive instructions. If CS is low, the internal con-   during ERASE and WRITE cycles. READY/BUSY sta-
trol logic is held in a RESET status.                       tus information is available on the DO pin if CS is
                                                            brought high after being low for minimum chip select
2.2 Serial Clock (CLK)                                      low time (TCSL) and an ERASE or WRITE operation has
                                                            been initiated.
The Serial Clock (CLK) is used to synchronize the com-      The status signal is not available on DO, if CS is held
munication between a master device and the 93LCXX.          low or high during the entire WRITE or ERASE cycle. In
Opcodes, addresses, and data bits are clocked in on         all other cases DO is in the HIGH-Z mode. If status is
the positive edge of CLK. Data bits are also clocked out    checked after the ERASE/WRITE cycle, a pull-up
on the positive edge of CLK.                                resistor on DO is required to read the READY signal.

CLK can be stopped anywhere in the transmission             2.5 Organization (ORG)
sequence (at high or low level) and can be continued
anytime with respect to clock high time (TCKH) and          When ORG is tied to VSS, the (x8) memory organiza-
clock low time (TCKL). This gives the controlling master    tion is selected. When ORG is connected to Vcc or
freedom in preparing the opcode, address, and data.         floated, the (x16) memory organization is selected.
                                                            ORG can only be floated for clock speeds of 1 MHz or
CLK is a "Don't Care" if CS is low (device deselected).     less for the (X16) memory organization. For clock
If CS is high, but the START condition has not been         speeds greater than 1 MHz, ORG must be tied to Vcc
detected, any number of clock cycles can be received        or VSS.
by the device without changing its status (i.e., waiting
for a START condition).

CLK cycles are not required during the self-timed
WRITE (i.e., auto ERASE/WRITE) cycle.

After detecting a START condition, the specified num-
ber of clock cycles (respectively low to high transitions
of CLK) must be provided. These clock cycles are
required to clock in all required opcodes, addresses,
and data bits before an instruction is executed
(Table 2-1 to Table 2-6). CLK and DI then become don't
care inputs waiting for a new START condition to be
detected.

   Note: CS must go low between consecutive
               instructions.

1997 Microchip Technology Inc.                            DS11168L-page 3
93LC46/56/66

TABLE 2-1        INSTRUCTION SET FOR 93LC46: ORG = 0 (X 8 ORGANIZATION)

   Instruction   SB Opcode           Address            Data In    Data Out  Req. CLK Cycles
ERASE
ERAL            1  11      A6 A5 A4 A3 A2 A1 A0           --     (RDY/BSY)            10
EWDS                        10XXXXX                       --     (RDY/BSY)            10
EWEN            1  00       00XXXXX                       --                          10
READ                        11XXXXX                       --       HIGH-Z             10
WRITE           1  00      A6 A5 A4 A3 A2 A1 A0           --       HIGH-Z             18
WRAL                       A6 A5 A4 A3 A2 A1 A0        D7 - D0     D7 - D0            18
                 1  00       01XXXXX                    D7 - D0   (RDY/BSY)            18
TABLE 2-2                                                         (RDY/BSY)
                 1  10
Instruction
ERASE           1  01
ERAL
EWDS            1  00
EWEN
READ            INSTRUCTION SET FOR 93LC46: ORG = 1 (X 16 ORGANIZATION)
WRITE
WRAL            SB Opcode         Address              Data In    Data Out  Req. CLK Cycles

TABLE 2-3        1  11      A5 A4 A3 A2 A1 A0               --    (RDY/BSY)             9
                             10XXXX                         --    (RDY/BSY)             9
   Instruction   1  00       00XXXX                         --                          9
ERASE                       11XXXX                         --      HIGH-Z              9
ERAL            1  00      A5 A4 A3 A2 A1 A0               --      HIGH-Z             25
EWDS                       A5 A4 A3 A2 A1 A0           D15 - D0   D15 - D0            25
EWEN            1  00       01XXXX                     D15 - D0  (RDY/BSY)            25
READ                                                             (RDY/BSY)
WRITE           1  10
WRAL
                 1  01
TABLE 2-4
                 1  00
   Instruction
ERASE           INSTRUCTION SET FOR 93LC56: ORG = 0 (X 8 ORGANIZATION)
ERAL
EWDS            SB Opcode               Address        Data In    Data Out  Req. CLK Cycles
EWEN
READ            1  11      X A7 A6 A5 A4 A3 A2 A1 A0      --     (RDY/BSY)            12
WRITE                      10XXXXXXX                      --     (RDY/BSY)            12
WRAL            1  00      00XXXXXXX                      --                          12
                            11XXXXXXX                      --       HIGH-Z             12
TABLE 2-5        1  00      X A7 A6 A5 A4 A3 A2 A1 A0      --       HIGH-Z             20
                            X A7 A6 A5 A4 A3 A2 A1 A0   D7 - D0     D7 - D0            20
   Instruction   1  00      01XXXXXXX                   D7 - D0   (RDY/BSY)            20
ERASE                                                            (RDY/BSY)
ERAL            1  10
EWDS
EWEN            1  01
READ
WRITE           1  00
WRAL
                 INSTRUCTION SET FOR 93LC56: ORG = 1 (X 16 ORGANIZATION)
TABLE 2-6
                 SB Opcode            Address           Data In    Data Out  Req. CLK Cycles
   Instruction
READ            1  11      X A6 A5 A4 A3 A2 A1 A0          --    (RDY/BSY)            11
EWEN                       10XXXXXX                        --    (RDY/BSY)            11
ERASE           1  00      00XXXXXX                        --                         11
ERAL                       11XXXXXX                        --      HIGH-Z             11
WRITE           1  00      X A6 A5 A4 A3 A2 A1 A0          --      HIGH-Z             27
WRAL                       X A6 A5 A4 A3 A2 A1 A0      D15 - D0   D15 - D0            27
EWDS            1  00      01XXXXXX                    D15 - D0  (RDY/BSY)            27
                                                                  (RDY/BSY)
                 1  10

                 1  01

                 1  00

                 INSTRUCTION SET FOR 93LC66: ORG = 0 (X 8 ORGANIZATION)

                 SB Opcode               Address        Data In    Data Out  Req. CLK Cycles

                 1  11      A8 A7 A6 A5 A4 A3 A2 A1 A0     --     (RDY/BSY)            12
                             10XXXXXXX                     --     (RDY/BSY)            12
                 1  00       00XXXXXXX                     --                          12
                             11XXXXXXX                     --       HIGH-Z             12
                 1  00      A8 A7 A6 A5 A4 A3 A2 A1 A0     --       HIGH-Z             20
                            A8 A7 A6 A5 A4 A3 A2 A1 A0  D7 - D0     D7 - D0            20
                 1  00       01XXXXXXX                  D7 - D0   (RDY/BSY)            20
                                                                  (RDY/BSY)
                 1  10

                 1  01

                 1  00

                 INSTRUCTION SET FOR 93LC66: ORG = 1 (X 16 ORGANIZATION)

                 SB Opcode             Address          Data In    Data Out  Req. CLK Cycles

                 1  10      A7 A6 A5 A4 A3 A2 A1 A0         --     D15 - D0            27
                             11XXXXXX                       --      High-Z             11
                 1  00      A7 A6 A5 A4 A3 A2 A1 A0         --                         11
                             10XXXXXX                       --    (RDY/BSY)            11
                 1  11      A7 A6 A5 A4 A3 A2 A1 A0     D15 - D0  (RDY/BSY)            27
                             01XXXXXX                   D15 - D0  (RDY/BSY)            27
                 1  00       00XXXXXX                       --    (RDY/BSY)            11

                 1  01                                              High-Z

                 1  00

                 1  00

DS11168L-page 4                                                    1997 Microchip Technology Inc.
3.0 FUNCTIONAL DESCRIPTION                                             93LC46/56/66

When it is connected to ground, the (x8) organization is     3.2 Data In (DI) and Data Out (DO)
selected. When the ORG pin is connected to Vcc, the
(x16) organization is selected. Instructions, addresses      It is possible to connect the Data In (DI) and Data Out
and write data are clocked into the DI pin on the rising     (DO) pins together. However, with this configuration, if
edge of the clock (CLK). The DO pin is normally held in      A0 is a logic-high level, it is possible for a "bus conflict"
a HIGH-Z state, except when reading data from the            to occur during the "dummy zero" that precedes the
device or when checking the READY/BUSY status dur-           READ operation. Under such a condition the voltage
ing a programming operation. The READY/BUSY                  level seen at DO is undefined and will depend upon the
status can be verified during an ERASE/WRITE opera-          relative impedances of Data Out, and the signal source
tion by polling the DO pin; DO low indicates that pro-       driving A0. The higher the current sourcing capability of
gramming is still in progress, while DO high indicates       A0, the higher the voltage at the DO pin.
the device is ready. The DO will enter the HIGH-Z state
on the falling edge of the CS.                               3.3 Data Protection

3.1 START Condition                                          During power-up, all programming modes of operation
                                                             are inhibited until Vcc has reached a level greater than
The START bit is detected by the device if CS and DI         1.4V. During power-down, the source data protection
are both high with respect to the positive edge of CLK       circuitry acts to inhibit all programming modes when
for the first time.                                          Vcc has fallen below 1.4V at nominal conditions.

Before a START condition is detected, CS, CLK, and DI        The ERASE/WRITE Disable (EWDS) and ERASE/
may change in any combination (except to that of a           WRITE Enable (EWEN) commands give additional pro-
START condition), without resulting in any device oper-      tection against accidentally programming during nor-
ation (READ, WRITE, ERASE, EWEN, EWDS, ERAL,                 mal operation.
and WRAL). As soon as CS is high, the device is no
longer in the standby mode.                                  After power-up, the device is automatically in the
                                                             EWDS mode. Therefore, an EWEN instruction must be
An instruction following a START condition will only be      performed before any ERASE or WRITE instruction can
executed if the required amount of opcodes,                  be executed.
addresses, and data bits for any particular instruction is
clocked in.

After execution of an instruction (i.e., clock in or out of
the last required address or data bit) CLK and DI
become don't care bits until a new START condition is
detected.

FIGURE 3-1: SYNCHRONOUS DATA TIMING

      V IH                       TCSS  TCKH                  TCKL
CS                                        TDIH
                                        TPD
      V IL

        V IH                                                                    TCSH
CLK

        V IL

              TDIS

     V IH
DI

     V IL

                                                                           TPD  TCZ

            DO VOH                                                              TCZ
      (READ) VOL
                                                             STATUS VALID
                            TSV
            DO VOH
(PROGRAM)

                  V OL

1997 Microchip Technology Inc.                                                DS11168L-page 5
93LC46/56/66                                                 3.5 Erase All (ERAL)

3.4 ERASE                                                    The Erase All (ERAL) instruction will erase the entire
                                                             memory array to the logical "1" state. The ERAL cycle
The ERASE instruction forces all data bits of the spec-      is identical to the ERASE cycle except for the different
ified address to the logical "1" state. CS is brought low    opcode. The ERAL cycle is completely self-timed and
following the loading of the last address bit. This falling  commences at the falling edge of the CS. Clocking of
edge of the CS pin initiates the self-timed programming      the CLK pin is not necessary after the device has
cycle.                                                       entered the self clocking mode. The ERAL instruction is
The DO pin indicates the READY/BUSY status of the            guaranteed at Vcc = +4.5V to +6.0V.
device if CS is brought high after a minimum of 250 ns
low (TCSL). DO at logical "0" indicates that program-        The DO pin indicates the READY/BUSY status of the
ming is still in progress. DO at logical "1" indicates that  device if CS is brought high after a minimum of 250 ns
the register at the specified address has been erased        low (TCSL) and before the entire write cycle is complete.
and the device is ready for another instruction.
The ERASE cycle takes 4 ms per word (Typical).               The ERAL cycle takes 15 ms maximum (8 ms typical).

FIGURE 3-2: ERASE TIMING                                         TCSL

      CS                                                                     CHECK STATUS       STANDBY

    CLK

DI                      1  1  1  An An-1 An-2           A0

                                                                               TSV         TCZ
                                                                            BUSY
              TRI-STATE                                                TWC            READY     TRI-STATE
DO

FIGURE 3-3: ERAL TIMING                                                TCSL

    CS                                                                       CHECK STATUS       STANDBY
  CLK

DI               1         0  0  1  0

             TRI-STATE                                                           TSV                           T CZ
DO                                                                           BUSY
                                                                                                         TRI-STATE
                                                                                           READY

                                                                             T EC

Guarantee at Vcc = +4.5V to +6.0V.

DS11168L-page 6                                                               1997 Microchip Technology Inc.
3.6 ERASE/WRITE Disable and Enable                                                                                           93LC46/56/66
          (EWEN, EWDS)
                                                                                                                   3.7 READ
The 93LC46/56/66 powers up in the ERASE/WRITE                                                                      The READ instruction outputs the serial data of the
Disable (EWDS) state. All programming modes must                                                                   addressed memory location on the DO pin. A dummy
be preceded by an ERASE/WRITE Enable (EWEN)                                                                        zero bit precedes the 8-bit (x8 organization) or 16-bit
instruction. Once the EWEN instruction is executed,                                                                (x16 organization) output string. The output data bits
programming remains enabled until an EWDS instruc-                                                                 will toggle on the rising edge of the CLK and are stable
tion is executed or VCC is removed from the device. To                                                             after the specified time delay (TPD.). Sequential read is
protect against accidental data disturb, the EWDS                                                                  possible when CS is held high. The memory data will
instruction can be used to disable all ERASE/WRITE                                                                 automatically cycle to the next register and output
functions and should follow all programming opera-                                                                 sequentially.
tions. Execution of a READ instruction is independent
of both the EWDS and EWEN instructions.                                                                                                       TCSL

FIGURE 3-4: EWDS TIMING

      CS

     CLK

     DI     1                   0  0  0  0              X                                                            X
                                                                                                                               T CSL
FIGURE 3-5: EWEN TIMING

     CS

CLK

DI          1     0                0  1  1              X                                                            X

FIGURE 3-6: READ TIMING

                                                                                                                                                                                                       TCSL
     CS

CLK

DI       1     1                   0 An A0

DO       TTRRII--SSTTAATTEETM                      0      Dx D0 Dx* D0 Dx* D0

TTRriI--SStTaAteTEisisaatrraedgeismtearrekdotfraNdaetmioanrakloSfeNmaitcioonnadluScetomri.conductor Incorporated.

1997 Microchip Technology Inc.                                                                                                      DS11168L-page 7
93LC46/56/66

3.8 WRITE                                                             3.9 Write All (WRAL)

The WRITE instruction is followed by 8 bits (or by 16                 The Write All (WRAL) instruction will write the entire
bits) of data which are written into the specified                    memory array with the data specified in the command.
address. After the last data bit is put on the DI pin, CS             The WRAL cycle is completely self-timed and com-
must be brought low before the next rising edge of the                mences at the falling edge of the CS. Clocking of the
CLK clock. This falling edge of CS initiates the self-                CLK pin is not necessary after the device has entered
timed auto-erase and programming cycle.                               the self clocking mode. The WRAL command does
The DO pin indicates the READY/BUSY status of the                     include an automatic ERAL cycle for the device. There-
device, if CS is brought high after a minimum of 250 ns               fore, the WRAL instruction does not require an ERAL
low (TCSL) and before the entire write cycle is complete.             instruction, but the chip must be in the EWEN status.
DO at logical "0" indicates that programming is still in              The WRAL instruction is guaranteed at VCC = +4.5V to
progress. DO at logical "1" indicates that the register at            +6.0V.
the specified address has been written with the data
specified and the device is ready for another instruc-                The DO pin indicates the READY/BUSY status of the
tion.                                                                 device if CS is brought high after a minimum of 250 ns
The WRITE cycle takes 4 ms per word (Typical).                        low (TCSL).

FIGURE 3-7: WRITE TIMING                                              The WRAL cycle takes 30 ms maximum (16 ms typical).

      CS                                                                      TCSL                              STANDBY

    CLK

DI               1  0  1                          An   A0  Dx D0

                                       TRI-STATE                                        BUSY  READY             TRI_STATE
      DO                                                                            TWC

FIGURE 3-8: WRAL TIMING                                                              TCSL                       STANDBY

      CS
    CLK

DI               1  0  0                          0    1  X        X Dx D0

                                TRI-STATE                                                           BUSY READY  TRI-STATE
DO                                                                                            TWL

Guarantee at Vcc = +4.5V to +6.0V.

DS11168L-page 8                                                                               1997 Microchip Technology Inc.
                                  93LC46/56/66

NOTES:

1997 Microchip Technology Inc.  DS11168L-page 9
93LC46/56/66

NOTES:

DS11168L-page 10   1997 Microchip Technology Inc.
                                                          93LC46/56/66

93LC46/56/66 PRODUCT IDENTIFICATION SYSTEM

To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office..

93LC46/56/66 --  /P

                                  Package:       P = Plastic DIP (300 mil Body), 8-lead
                                               SL = Plastic SOIC (107 mil Body), 14-lead
                                               SN = Plastic SOIC (150 mil Body), 8-lead
                                               SM = Plastic SOIC (207 mil Body), 8-lead

                                  Temperature  Blank = 0C to +70C
                                  Range:             I = 40C to +85C

                                  Device:         93LC46  1K Microwire Serial EEPROM
                                                 93LC46T  1K Microwire Serial EERPOM, Tape and Reel
                                                93LC46X   1K Microwire Serial EEPROM in alternate
                                                          pinouts (SN package only)
                                               93LC46XT   1K Microwire Serial EEPROM in alternate
                                                          pinouts, Tape and Reel (SN package only)
                                                  93LC56  2K Microwire Serial EEPROM
                                                 93LC56T  2K Microwire Serial EERPOM, Tape and Reel
                                                93LC56X   2K Microwire Serial EEPROM in alternate
                                                          pinouts (SN package only)
                                               93LC56XT   2K Microwire Serial EEPROM in alternate
                                                          pinouts, Tape and Reel (SN package only)
                                                  93LC66  4K Microwire Serial EEPROM
                                                 93LC66T  4K Microwire Serial EERPOM, Tape and Reel
                                                93LC66X   4K Microwire Serial EEPROM in alternate
                                                          pinouts (SN package only)
                                               93LC66XT   4K Microwire Serial EEPROM in alternate
                                                          pinouts, Tape and Reel (SN package only)

Sales and Support

Data Sheets
Products supported by a preliminary Data Sheet may have an errata sheet describing minor operational differences and recom-
mended workarounds. To determine if an errata sheet exists for a particular device, please contact one of the following:
1. Your local Microchip sales office
2. The Microchip Corporate Literature Center U.S. FAX: (602) 786-7277
3. The Microchip's Bulletin Board, via your local CompuServe number (CompuServe membership NOT required).

1997 Microchip Technology Inc.                                         DS11168L-page 11
                  WORLDWIDE SALES & SERVICE

AMERICAS                              ASIA/PACIFIC                             EUROPE

Corporate Office                      Hong Kong                                United Kingdom

Microchip Technology Inc.             Microchip Asia Pacific                   Arizona Microchip Technology Ltd.
2355 West Chandler Blvd.              RM 3801B, Tower Two                      Unit 6, The Courtyard
Chandler, AZ 85224-6199               Metroplaza                               Meadow Bank, Furlong Road
Tel: 602-786-7200 Fax: 602-786-7277   223 Hing Fong Road                       Bourne End, Buckinghamshire SL8 5AJ
Technical Support: 602 786-7627       Kwai Fong, N.T., Hong Kong               Tel: 44-1628-851077 Fax: 44-1628-850259
Web: http://www.microchip.com         Tel: 852-2-401-1200 Fax: 852-2-401-3431
                                                                               France
Atlanta                               India
                                                                               Arizona Microchip Technology SARL
Microchip Technology Inc.             Microchip Technology India               Zone Industrielle de la Bonde
500 Sugar Mill Road, Suite 200B       No. 6, Legacy, Convent Road              2 Rue du Buisson aux Fraises
Atlanta, GA 30350                     Bangalore 560 025, India                 91300 Massy, France
Tel: 770-640-0034 Fax: 770-640-0307   Tel: 91-80-229-0061 Fax: 91-80-229-0062  Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

Boston                                Korea                                    Germany

Microchip Technology Inc.             Microchip Technology Korea               Arizona Microchip Technology GmbH
5 Mount Royal Avenue                  168-1, Youngbo Bldg. 3 Floor             Gustav-Heinemann-Ring 125
Marlborough, MA 01752                 Samsung-Dong, Kangnam-Ku                 D-81739 Mchen, Germany
Tel: 508-480-9990 Fax: 508-480-8575   Seoul, Korea                             Tel: 49-89-627-144 0 Fax: 49-89-627-144-44
                                      Tel: 82-2-554-7200 Fax: 82-2-558-5934
Chicago                                                                        Italy
                                      Shanghai
Microchip Technology Inc.                                                      Arizona Microchip Technology SRL
333 Pierce Road, Suite 180            Microchip Technology                     Centro Direzionale Colleone
Itasca, IL 60143                      RM 406 Shanghai Golden Bridge Bldg.      Palazzo Taurus 1 V. Le Colleoni 1
Tel: 630-285-0071 Fax: 630-285-0075   2077 Yan'an Road West, Hongiao District  20041 Agrate Brianza
                                      Shanghai, PRC 200335                     Milan, Italy
Dallas                                Tel: 86-21-6275-5700                     Tel: 39-39-6899939 Fax: 39-39-6899883
                                      Fax: 86 21-6275-5060
Microchip Technology Inc.                                                      JAPAN
14651 Dallas Parkway, Suite 816       Singapore
Dallas, TX 75240-8809                                                          Microchip Technology Intl. Inc.
Tel: 972-991-7177 Fax: 972-991-8588   Microchip Technology Taiwan              Benex S-1 6F
                                      Singapore Branch                         3-18-20, Shin Yokohama
Dayton                                200 Middle Road                          Kohoku-Ku, Yokohama
                                      #10-03 Prime Centre                      Kanagawa 222 Japan
Microchip Technology Inc.             Singapore 188980                         Tel: 81-4-5471- 6166 Fax: 81-4-5471-6122
Two Prestige Place, Suite 150         Tel: 65-334-8870 Fax: 65-334-8850
Miamisburg, OH 45342                                                                                                                5/8/97
Tel: 937-291-1654 Fax: 937-291-9175   Taiwan, R.O.C

Los Angeles                           Microchip Technology Taiwan
                                      10F-1C 207
Microchip Technology Inc.             Tung Hua North Road
18201 Von Karman, Suite 1090          Taipei, Taiwan, ROC
Irvine, CA 92612                      Tel: 886 2-717-7175 Fax: 886-2-545-0139
Tel: 714-263-1888 Fax: 714-263-1338
                                      M
New York

Microchip Technology Inc.
150 Motor Parkway, Suite 416
Hauppauge, NY 11788
Tel: 516-273-5305 Fax: 516-273-5335

San Jose

Microchip Technology Inc.
2107 North First Street, Suite 590
San Jose, CA 95131
Tel: 408-436-7950 Fax: 408-436-7955

Toronto

Microchip Technology Inc.
5925 Airport Road, Suite 200
Mississauga, Ontario L4V 1W1, Canada
Tel: 905-405-6279 Fax: 905-405-6253

                  All rights reserved. 1997, Microchip Technology Incorporated, USA. 6/97

                                      Printed on recycled paper.

Information contained in this publication regarding device applications and the like is intended for suggestion only and may be superseded by updates. No representation or
warranty is given and no liability is assumed by Microchip Technology Incorporated with respect to the accuracy or use of such information, or infringement of patents or other
intellectual property rights arising from such use or otherwise. Use of Microchip's products as critical components in life support systems is not authorized except with express
written approval by Microchip. No licenses are conveyed, implicitly or otherwise, under any intellectual property rights. The Microchip logo and name are registered trademarks
of Microchip Technology Inc. in the U.S.A. and other countries. All rights reserved. All other trademarks mentioned herein are the property of their respective companies.

DS11168L-page 12                      Preliminary                               1997 Microchip Technology Inc.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved