电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

9240LPRPQI

器件型号:9240LPRPQI
厂商名称:Maxell
厂商官网:http://www.maxell.com
下载文档

器件描述

14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC

文档预览

9240LPRPQI器件文档内容

                                                                                         9240LP

                                                                          14-Bit, 10 MSPS Monolithic A/D
                                                                                 Converter with LPT ASIC

           REFCOM                                              LPTSTATUS
              Vref
                  SENSE
                      NC
                         AVSS
                             AVDD
                                NC
                                    NC
                                       OTC
                                           BIT 1
                                               BIT 2

                                                               LPTBIT                                         9240 14 Bit A/D

       NC                                              BIT 3    AVDD      CURRENT             LPTAVDD                          Control Signals Data Outputs
     BIAS                                              BIT 4    DVDD         SENSE                           AVDD
    CAPB                                               BIT 5   DRVDD
    CAPT                                               BIT 6     VINA                         LPTDVDD
                                                       BIT 7     VINB                                       DVDD
       NC                                              BIT 8    VREF
      CML                                              BIT 9                                  LPTDRVDD DRVDD
                                                       BIT 10
   LPTref  9240LP                                      BIT 11                                 LPTVINA VINA
                                                       BIT 12
     VinA                                              BIT 13                                 LPTVINB         VINB
     VinB                                                                                     LLPPTTVVRREEFF  VREF
LPTDVDD
LPTAVDD                                                                             CROW BAR

           DVSS                                                           9240LP BLOCK DIAGRAM                                                                Memory
              AVSS
                  DVDD
                     AVDD

                         NC
                             DRVDD

                                CLK
                                    LPTSTATUS

                                        LPTBIT
                                           NC

                                               BIT 14

FEATURES:                                                      DESCRIPTION:

RAD-PAK radiation-hardened against natural                  Maxwell Technologies' 9240LP is a 14-bit, analog-to-digital
space radiation                                              converter that operates at a 10 MSPS rate. Manufactured with
Low power dissipation: 295 mW                                a high speed CMOS process, this ADC contains an on-chip,
Single 5 V supply                                            high performance, low noise, sample-and-hold amplifier and
Integral nonlinearity error: 2.5 LSB                         programmable voltage reference.
Differential nonlinearity error: 0.6 LSB
Input referred noise: 0.36 LSB                               The 9240LP offers single supply operation and dissipates only
Complete: On-chip sample-and-hold amplifier and voltage      295 mW with a 5 volt supply. This device provides no missing
                                                               codes and excellent temperature drift performance over the
   reference                                                   full operating temperature range.
Signal-to-noise and distortion ration: 77.5 dB
Spurious-free dynamic range: 90 dB                           The 9240LP utilizes Maxwell's LPTTM Latchup Protection
Out-of-range indicator                                       Circuit.Maxwell Technologies' patented RAD-PAK packaging
Straight binary output data                                  technology incorporates radiation shielding in the microcircuit
Total dose hardened to 100 Krads (Si), dependent on orbit    package. It eliminates the need for box shielding while provid-
                                                               ing the required radiation shielding for a lifetime in orbit or
   and mission duration                                        space mission. In a GEO orbit, RAD-PAK provides protection
Single Event Latchup (SEL) protected                         to 100 krad (Si) radiation dose tolerance. This product is avail-
                                                               able with screening up to Maxwell Technologies self-defined
                                                               Class K.

(858) 503-3300- Fax: (858) 503-3301- www.maxwell.com           01.10.05 REV 6 All data sheets are subject to change without notice 1

                                                                                                                            2005 Maxwell Technologies
                                                                                                                                        All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                         9240LP

            TABLE 1. 9240LP PIN DESCRIPTION

PIN NUMBER      NAME      DESCRIPTION                                                                             Memory
     1         DVSS
               AVSS       Digital Ground
   2, 29       DVDD       Analog Ground
     3         AVDD       5V Digital Supply
                          5V Analog Supply
   4, 28         NC       No Connect
     5        DRVDD       Digital Output Driver Supply
     6                    Clock Input Pin
     7          CLK       A 0 to 5V square-wave is output during the deci-
     8      LPTSTATUS     sion time and protect time. Normally low.
                          The LPT circuit will crowbar the power supplies
     9        LPTBIT      to the 9240 for as long as a logic high is applied.
                          Used to verify operation of the LPT. Normally a
    10           NC       logical low or ground is applied to this input.
    11         BIT 14     No Connect
  12-23     BIT 13-BIT 2  Least Significant Data Bit (LSB)
    24          BIT 1     Data Output Bits
    25          OTR       Most Significant Data Bits (MSB)
26, 27, 30                Out of Range
    31           NC       No Connect
    32        SENSE       Reference Select
    33         VREF       Reference I/O
  34, 38     REFCOM       Reference Common
    35                    No Connect
    36           NC       Power/Speed Programming
    37         BIAS 1     Noise Reduction Pin
    39         CAPB       Noise Reduction Pin
    40         CAPT       Common-Mod Level (Midsupply)
    41          CML       Protected Reference I/O
    42       LPTVREF      Analog Input Pin (+)
    43          VINA      Analog Input Pin (-)
    44          VINB      Protected 5V Digital Supply
             LPTDVDD      Protected 5V Analog Supply
             LPTAVDD

1. See Speed/Power programmability section.

                          01.10.05 REV 6     All data sheets are subject to change without notice 2

                                                                                2005 Maxwell Technologies
                                                                                            All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                             9240LP

                           TABLE 2. 9240LP ABSOLUTE MAXIMUM RATINGS 1

PARAMETER                  SYMBOL  WITH RESPECT    MIN   TYP           MAX          UNIT
                                         TO

AVDD                               AVSS            -0.3                6.5          V
DVDD
AVSS                               DVSS            -0.3                6.5          V
AVDD
DRVDD                              DVSS            -0.3                0.3          V
DRVSS
REFCOM                             DVDD            -6.5                6.5          V
CLK
Digital Outputs                    DRVSS           -0.3                6.5          V
VINA, VINB
VREF                               AVSS            -0.3                0.3          V
SENSE
CAPB, CAPT                         AVSS            -0.3                0.3          V
BIAS
Junction Temperature               AVSS          +0.3                  AVDD -0.5    V
Operating Temperature
Package Weight                     DRVSS           -0.3                DRVDD + 0.3  V
Thermal Resistance
Storage Temperature                AVSS            -0.3                AVDD + 0.3   V
Lead Temperature (10 sec)
                                   AVSS            -0.3                AVDD + 0.3   V

                                   AVSS            -0.3                AVDD + 0.3   V                                                  Memory

                                   AVSS            -0.3                AVDD + 0.3   V

                                   AVSS            -0.3                AVDD + -.3   V

                           TJ                      --                  150          C

                           TA                      -55                 125          C

                                                   --    10.5          --           Grams

                           TJC                     --    9.6           --           C/W

                           TSTG                    -65                 150          C

                           TL                      --                  300          C

1. Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress
   rating only; functional operation of the device at these or any other conditions above those indicated in the operational sections
   of this specification are not implied. Exposure to absolute maximum ratings for extended periods may effect device reliability.

                                   01.10.05 REV 6        All data sheets are subject to change without notice 3

                                                                                            2005 Maxwell Technologies
                                                                                                        All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                                      9240LP

                         TABLE 3. 9240LP DC SPECIFICATIONS

                  (AVDD = 5V, DVDD = 5V, DRVDD = 5V, RBIAS = 2K, VREF = 2.5V,

            VINA=VINB = 2.5V DIFFERENTIAL INPUT CENTERED ON VREF(1.25V TO 3.75V ABSOLUTE)

                              TA = -55 TO +125C, UNLESS OTHERWISE SPECIFIED)

PARAMETER                              SUBGROUPS  MIN             TYP1   MAX                UNIT

RESOLUTION                             1          14              --     --                 Bits min

MAX CONVERSION RATE                    9, 10, 11  10              --     --                 MHz min

MAX REFERRED NOISE1                               --              0.9    --                     LSB rms
VREF= 1 V                                        --
VREF = 2.5V                                                      0.36   --                       LSB
                                                                                                  LSB
ACCURACY2                              1, 2, 3    -3               2.5  3                        LSB
Integral Nonlinearity (INL)                                                                      LSB
Differential Nonlinearity (DNL)       1, 2, 3    -1               0.6  1.0                Bits Guaranteed
INL3                                                                                            % FSR
DNL3                                             --               2.5  --                      % FSR
No Missing Codes                                                                                % FSR
Zero Error (@ 25 C)                             --               0.7
Gain Error (@ 25 C)1,4
Gain Error (@ 25 C)5                 1          --              --     14

                                       1          --              --     0.3                                                           Memory

                                                  --              --     1.5

                                       1          --              --     0.75

TEMPERATURE DRIFT                      1, 2, 3
Zero Error
Gain Error4                                      --              3.0    --                 ppm/C
Gain Error5                                                                                ppm/C
                                                  --              20.0   --                 ppm/C

                                                  --              5.0    --

POWER SUPPLY REJECTION                 1, 2, 3    --              --     0.1                % FSR

ANALOG INPUT1                                     2               --     --                 V p-p
Input Span (with VREF = 1.0 V)                                                             V p-p
          (with VREF = 2.5 V)          1, 2, 3    --              --     5
Input (VINA OR VINB) Range                                                                    V
Input Capacitance                                0               --     AVDD -.25            pF

                                                  --              16     --

INTERNAL VOLTAGE REFERENCE1

Output Voltage (1V mode)                          --              1      --                 V

Output Voltage Tolerance (1 V Mode)               --              --      14               mV

Output Voltage (2.5 V Mode)                       --              2.5    --                 V

Output Voltage Tolerance (2.5 V Mode)             --              --      35               mV

Load Regulation VREF                              --              10     --                 mV
Load Regulation LPTVREF6,7
                                                  --              --     10.0               mV

REFERENCE INPUT RESISTANCE             1, 2, 3    --              5      --                 k

                                                  01.10.05 REV 6  All data sheets are subject to change without notice 4

                                                                                                     2005 Maxwell Technologies
                                                                                                                 All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                                     9240LP

                        TABLE 3. 9240LP DC SPECIFICATIONS

                 (AVDD = 5V, DVDD = 5V, DRVDD = 5V, RBIAS = 2K, VREF = 2.5V,

           VINA=VINB = 2.5V DIFFERENTIAL INPUT CENTERED ON VREF(1.25V TO 3.75V ABSOLUTE)

                             TA = -55 TO +125C, UNLESS OTHERWISE SPECIFIED)

PARAMETER                        SUBGROUPS  MIN               TYP1  MAX                    UNIT

LPT ASIC                         1, 2, 3
RDS ON
  - VREF

  - AVDD                                                      8     15                     
  - DVDD
  - VIN A                                                     8                           
  - VIN B
LATCHUP PROTECTION                                           105                          
  - Decision Time
  - Protect Time                                              105                          
  - AVDD Trip Current
  - AVDD Trip Current Tolerance                               10
  - DVDD Trip Current
  - DVDD Trip Current Tolerance                               70                           s

POWER SUPPLIES                                                75                           s
Supply Voltages
  - AVDD                                                       15                         mA
  - DVDD
  - DRVDD                                                     28                           mA                                      Memory
Supply Current
  - IAVDD                                                     5                           mA
  - IDVDD
                                                          --  5     5    V (5% AVDD Operating)
                                                          --
                                                          --  5     5    V (5% DVDD Operat-

                                                              5     5                      ing)

                                                                         V (5% DRVDD Operat-

                                 1, 2, 3                  --  43    55                     ing)

                                 1, 2, 3                  --  3     16

                                                                                           mA

                                                                                           mA

POWER CONSUMPTION8                                            295   355                    mW
1. Guaranteed by design
2. Tested using external VREF with servo control
3. VREF = 1V
4. Including internal reference
5. Excluding internal reference
6. Load regulkation with 1 mA load current
7. LPTVREF should not be capacitively loaded above 0.1uF
8. Calculated from IDD

                                            01.10.05 REV 6    All data sheets are subject to change without notice 5

                                                                                                 2005 Maxwell Technologies
                                                                                                             All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                                                9240LP

                              TABLE 4. 9240LP AC SPECIFICATIONS

                      (AVDD = 5V, DVDD = 5V, DRVDD = 5V, fSAMPLE = 10MSPS, BIAS = 2K, VREF = 2.5V,
                 VINA = -0.5dBFS, AC COUPLED/DIFFERENTIAL INPUT, TA = -55 TO +125C, UNLESS OTHERWISE SPECIFIED)

PARAMETER                                          SUBGROUPS       MIN   TYP1                    MAX               UNIT

SIGNAL-TO-NOISE AND DISTORTION RATIO (S/N+D)                                                                        dB
                                                                                                                    dB
fINPUT = 500 kHz                                                   --    76.0                    --                 dB
fINPUT = 1.0 MHz
fINPUT = 5.0 MHz                                                   --    76.0                    --                Bits
                                                                                                                   Bits
                                                                   --    75.5                    --                Bits

EFFECTIVE NUMBER OF BITS (ENOB)2                                                                                    dB
                                                                                                                    dB
fINPUT = 500 kHz                                                   12    --                      --                 dB
fINPUT = 1.0 MHz
fINPUT = 5.0 MHz                                                   --    12.3                    --                 dB
                                                                                                                    dB
                                                                   --    11.9                    --                 dB

SIGNAL-TO-NOISE RATION (SNR)                       4, 5, 6                                                          dB
                                                                                                                    dB
fINPUT = 500 kHz                                                   74.5  77                      --                 dB
fINPUT = 1.0 MHz
fINPUT = 5.0 MHz                                                   --    77                      --                MHz
                                                                                                                   MHz
                                                                   --    77                      --                 ns
                                                                                                                  ps rms
TOTAL HARMONIC DISTORTION (THD)                                                                                     ns                  Memory
                                                                                                                    ns
fINPUT = 500 kHz                                                   --    -76.0                   --
fINPUT = 1.0 MHz
fINPUT = 5.0 MHz                                                   --    -83.0                   --

                                                                   --    -75.0                   --

SPURIOUS FREE DYNAMIC RANGE                        4, 5, 6

fINPUT = 500 kHz                                                   --    90.0                    --
fINPUT = 1.0 MHz
fINPUT = 5.0 MHz                                                   --    90.0                    --

                                                                   --    80.0                    --

DYNAMIC PERFORMANCE1

Full Power Bandwidth                                               --    70                      --

Small Signal Bandwidth                                             --    70                      --

Aperture Delay                                                     --    1                       --

Aperture Jitter                                                    --    4                       --

Acquisition to Full-Scale Step (0.0025%)                           --    45                      --

Overvoltage Recovery Time                                          --    167                     --

1. Guaranteed by design

2. ENOB calculated from SNR

                              TABLE 5. 9240LP DIGITAL SPECIFICATIONS

                         (AVDD = 5V, DVDD = 5V, TA = -55 TO +125C, UNLESS OTHERWISE SPECIFIED)

PARAMETER                                 SUBGROUPS SYMBOL         MIN   TYP                     MAX              UNIT

CLOCK INPUT1                              1, 2, 3

High Level Input Voltage2                          VIH             3.5                           --               V

Low Level Input Voltage                            VIL             --                            1.0              V

High Level Input Current (VIN = DVDD)              IIH             --                            10             A
Low Level Input Current (VIN = 0V)
Input Capacitance                                  IIL             --                            10             A

                                                   CIN             --    5                       --               pF

                                                   01.10.05 REV 6  All data sheets are subject to change without notice 6

                                                                                                      2005 Maxwell Technologies
                                                                                                                  All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                                                 9240LP

                          TABLE 5. 9240LP DIGITAL SPECIFICATIONS

                          (AVDD = 5V, DVDD = 5V, TA = -55 TO +125C, UNLESS OTHERWISE SPECIFIED)

PARAMETER                                 SUBGROUPS SYMBOL         MIN  TYP                       MAX    UNIT

LOGIC OUTPUTS (with DRVDD = 5V)           1, 2, 3

High Level Output Voltage (IOH = 50 A)               VOH                                        4.5  V min

High Level Output Voltage (IOH = 0.5 mA)               VOH                                        2.4  V min

Low Level Output Voltage (IOL = 1.6 mA)                VOL                                        0.4  V max

Low Level Output Voltage (IOL = 50 A)                VOL                                        0.1  V max

Output Capacitance                                 COUT                     5                     --   pF typ

1. Due to the voltage drop across the LPT circuiry the CLOCK signal must be no greater than AVDD - 0.5V

2. Guaranteed by design

                          TABLE 6. 9240LP SWITCHING CHARACTERISTICS1

           (TA = -55 TO +125C WITH AVDD = 5V, DVDD = 5V, DRVDD = 5V, RBIAS = 2 KW, CL = 20 PF)

PARAMETER                                          SYMBOL          MIN  TYP                       MAX      UNITS

Clock Period                                       tC              100  --                        --        ns                               Memory
CLOCK Pulse width High                                                                                      ns
CLOCK Pulse width Low                              tCH             45   --                        --        ns
Output Delay                                                                                                ns
Pipeline Delay (Latency)                           tCL             45   --                        --   Clock Cycles

1. Guaranteed by design                            tOD             8    13                        19

                                                                   --   --                        --3

                                                   01.10.05 REV 6       All data sheets are subject to change without notice 7

                                                                                                           2005 Maxwell Technologies
                                                                                                                       All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                            9240LP

                  RECOMMENDED EXTERNAL REFERENCE

                                        CLK AVDD DVDD DRVDD

            2K          VINA            MDAC1           MDAC2      MDAC3                  BIAS
           0.1UF        VINB
           0.1UF                                                                          CML
                              LPTREF    A/D             A/D        A/D            A/D
                                           4
                        CAPA                            4               4            4
                                                                                          OTR
                        CAPT                            DIGITAL CORRECTION LOGIC
                                                                                          14 BIT
                  10K                                          14                         OUTPUT

                              VREF                      OUTPUT DRIVERS

5V  REF

                  10UF        SENSE

    0.1UF                                       MODE
                                                SELECT
                              LPTAVD

                                        REFCOM                 AVSS DVSS DRVSS

        TYPICAL DIFFERENTIAL CHARACTERIZATION CURVES/PLOTS                                                   Memory

    (AVDD = 5V, DVDD = 5V, DRVDD = 5V, fSAMPLE = 10 MSPS, RBIAS = 2 KW, TA = 25 C, DIFFERENTIAL INPUT)

                                FIGURE 1. TIMING DIAGRAM

                        01.10.05 REV 6  All data sheets are subject to change without notice 8

                                                                           2005 Maxwell Technologies
                                                                                       All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC  9240LP

FIGURE 2. SINAD VS. INPUT FREQUENCY (INPUT SPACE = 2V, VCM = 2.5V)

FIGURE 3. THD VS. INPUT FREQUENCY (INPUT SPAN = 5V, VCM = 2.5V)

                                                                                     Memory

01.10.05 REV 6  All data sheets are subject to change without notice 9

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC  9240LP

FIGURE 4. TYPICAL FFT, fIN = 1.0 MHZ (INPUT SPACE = 5V, VCM = 2.5V)

FIGURE 5. SINAD VS. INPUT FREQUENCY (INPUT SPAN = 2V, VCM = 2.5V)                    Memory
FIGURE 6. THD VS. INPUT FREQUENCY (INPUT SPAN = 2V, VCM = 2.5V)

01.10.05 REV 6  All data sheets are subject to change without notice 10

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC  9240LP

FIGURE 7. TYPICAL FFT, fIN = 5.0 MHZ (INPUT SPAN = 2 V, VCM = 2.5 V)

FIGURE 8. THD VS. SAMPLE RATE (fIN = 5.0 MHZ, AIN = -0.5 DBFS, VCM = 2.5 V)          Memory
          FIGURE 9. SINGLE TONE SFDR (fIN = 5.0 MHZ, VCM = 2.5 V)

01.10.05 REV 6  All data sheets are subject to change without notice 11

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC  9240LP

FIGURE 10. DUAL TONE SFDR (F1 = 0.95 MHZ, F2 = 1.04 MHZ, VCM = 2.5 V)

FIGURE 11. TYPICAL INL (INPUT SPAN = 5 V)                                            Memory
FIGURE 12. TYPICAL DNL (INPUT SPAN = 5 V)

01.10.05 REV 6  All data sheets are subject to change without notice 12

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC    9240LP

FIGURE 13. "GROUNDED-INPUT" HISTOGRAM (INPUT SPAN = 5 V)

FIGURE 14. SINAD VS. INPUT FREQUENCY (INPUT SPAN = 2 V, VCM = 2.5V)                  Memory

01.10.05 REV 6  All data sheets are subject to change without notice 13

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC  9240LP

FIGURE 15. THD VS. INPUT FREQUENCY (INPUT SPAN = 5 V, VCM = 2.5 V)

FIGURE 16. CMR VS. INPUT FREQUENCY (INPUT SPAN = 2 V, VCM = 2.5 V)

                                                                                     Memory

01.10.05 REV 6  All data sheets are subject to change without notice 14

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC  9240LP

FIGURE 17. SINAD VS. INPUT FREQUENCY (INPUT SPAN = 5 V, VCM = 2.5 V)

FIGURE 18. THD VS. INPUT FREQUENCY (INPUT SPAN = 5 V, VCM = 2.5 V)

                                                                                     Memory

01.10.05 REV 6  All data sheets are subject to change without notice 15

                                                   2005 Maxwell Technologies
                                                               All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC              9240LP

        FIGURE 19. TYPICAL VOLTAGE REFERENCE ERROR VS. TEMPERATURE

                                                                                                    Memory

SYMBOL  44 PIN RAD-PAK QUAD FLAT PACKAGE

   A                                            DIMENSION
   b
   c     MIN                   NOM                                  MAX
  D
        0.185                  0.205                                0.225
        0.015                  0.017                                0.019
        0.008                  0.010                                0.012
        0.643                  0.650                                0.657

               01.10.05 REV 6  All data sheets are subject to change without notice 16

                                                                  2005 Maxwell Technologies
                                                                              All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC     9240LP

SYMBOL  44 PIN RAD-PAK QUAD FLAT PACKAGE                  MAX

  D1                                            DIMENSION    --
   e                                                       0.280
  S1     MIN                      NOM                      0.030
   L
  Q     0.005                  0.500 BSC
  N     0.260                  0.050 BSC
        0.020
                                 0.067
                                 0.270
                                 0.025

                                   44

        Note: All dimensions in inches

Important Notice:                                                                                                      Memory

These data sheets are created using the chip manufacturers published specifications. Maxwell Technologies verifies
functionality by testing key parameters either by 100% testing, sample testing or characterization.

The specifications presented within these data sheets represent the latest and most accurate information available to
date. However, these specifications are subject to change without notice and Maxwell Technologies assumes no
responsibility for the use of this information.

Maxwell Technologies' products are not authorized for use as critical components in life support devices or systems
without express written approval from Maxwell Technologies.

Any claim against Maxwell Technologies must be made within 90 days from the date of shipment from Maxwell Tech-
nologies. Maxwell Technologies' liability shall be limited to replacement of defective parts.

               01.10.05 REV 6  All data sheets are subject to change without notice 17

                                                                  2005 Maxwell Technologies
                                                                              All rights reserved.
14-Bit, 10 MSPS Monolithic A/D Converter with LPT ASIC                                                 9240LP

Product Ordering Options

          Model Number  Feature                                                                        Option Details
9240LP RP Q X

                        Screening Flow                                                                 MCM1
                                                                                                       K= Maxwell Self-Defined Class K
                                                                                                       H= Maxwell Self-Defined Class H    Memory
                                                                                                       I = Industrial

                                                                                                        (testing @ -55C, +25C, +125C)
                                                                                                       E = Engineering

                                                                                                        (testing @ +25C)

                        Package                                                                        Q = Quad Flat Pack

                        Radiation Feature                                                              RP = RAD-PAK package

                        Base Product                                                                   14-Bit, 10MSPS A/D Converter with
                        Nomenclature                                                                   LPT ASIC

1) Products manufactured and screened to Maxwell Technologies self-defined Calss H and Class K flows.

                        01.10.05 REV 6  All data sheets are subject to change without notice 18

                                                                                                       2005 Maxwell Technologies
                                                                                                                  All rights reserved.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved