datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

8N4DV85KC-0051CDI

器件型号:8N4DV85KC-0051CDI
器件类别:集成电路    时钟_计时 - 可编程计时器和振荡器   
文件大小:5104.43KB,共44页
厂商名称:IDT
厂商官网:http://www.idt.com/
标准:  
下载文档

器件描述

IC osc vcxo dual freq 6-clcc

参数

Datasheets:
IDT8N4DV85:
FemtoClock®:
NG Ordering Guide:
PCN Assembly/Origin:
Passivation Thickness 12/Sep/2013:
Standard Package : 364
Category: Integrated Circuits (ICs)
Family: Clock/Timing - Programmable Timers and Oscillators
Series: FemtoClock® NG
Packaging : Tray
Type: VCXO
Count: -
Frequency: 672.1562MHz, 696.4375MHz
Voltage - Supply: 3.135 V ~ 3.465 V
Current - Supply: 140mA
Operating Temperature: -40°C ~ 85°C
Package / Case: 6-CLCC
Supplier Device Package: 6-CLCC (7x5)
Mounting Type: Surface Mount
Other Names: IDT8N4DV85KC-0051CDIIDT8N4DV85KC-0051CDI-ND

8N4DV85KC-0051CDI器件文档内容

                LVDS Dual-Frequency Programmable VCXO IDT8N4DV85

                                                                                          DATASHEET

General Description                                                       Features

The IDT8N4DV85 is a LVDS Dual-Frequency Programmable VCXO                  Fourth generation FemtoClock NG technology
with very flexible frequency and pull-range programming capabilities.      Programmable clock output frequency from 15.476MHz to
The device uses IDT's fourth generation FemtoClock NG
technology for an optimum of high clock frequency and low phase              866.67MHz and from 975MHz to 1300MHz
noise performance. The device accepts 2.5V or 3.3V supply and is
packaged in a small, lead-free (RoHS 6) 6-lead ceramic 5mm x 7mm          Two factory-programmed output frequencies
x 1.55mm package.                                                          Frequency programming resolution is 218Hz and better
                                                                           Absolute pull range (APR) programmable from 4.5 to 754.5ppm
The device can be factory-programmed to any two frequencies in the         One 2.5V or 3.3V LVDS clock output
range of 15.476MHz to 866.67MHz and from 975MHz to 1300 MHz                Output enable control input, LVCMOS/LVTTL compatible
to the very high degree of frequency precision of 218Hz or better.         RMS phase jitter @ 156.25MHz (12kHz - 20MHz): 0.47ps (typical)
The output frequency is selected by the FSEL pin. The extended             2.5V or 3.3V supply voltage
temperature range supports wireless infrastructure,                        -40C to 85C ambient operating temperature
telecommunication and networking end equipment requirements.               Lead-free (RoHS 6) 6-lead ceramic 5mm x 7mm x 1.55mm

                                                                             package

Block Diagram                                                                     Pin Assignment

                   OSC P     PFD           FemtoClock NG                    Q
      114.285 MHz               &
                                            VCO                        N     nQ
                              LPF
                                            1950-2600MHz                          VC 1    6 VCC

                                                                                  FSEL 2  5 nQ

                                                                                  GND 3   4Q

                2             MINT, MFRAC

VC              A/D        9                                                                        IDT8N4DV85
                                                                                  6-lead ceramic 5mm x 7mm x 1.55mm
                                            23                             7
                                                                                                   package body
FSEL  Pulldown                Configuration Register (ROM)                                          CD Package
                              (Frequency, Pull range, Polarity)
                                                                                                      Top View

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013                             1          2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                              LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Pin Description and Characteristic Tables

Table 1. Pin Descriptions

Number     Name                       Type            Description

     1                 VC     Input                   VCXO Control Voltage input.

     2                 FSEL   Input         Pulldown  Frequency select pin. See Table 3A for function. LVCMOS/LVTTL interface
                                                      levels.
                                              NOTE 1

     3                 GND    Power                   Negative power supply.

     4, 5  Q, nQ              Output                  Differential clock output. LVDS interface levels.

     6                 VCC    Power                   Positive power supply.

NOTE 1.Pulldown refers to internal input resistors. See Table 2, Pin Characteristics, for typical values

Table 2. Pin Characteristics

Symbol     Parameter                        Test Conditions        Minimum                                Typical  Maximum  Units
                                                                                                             5.5              pF
CIN        Input              FSEL                                                                           10               pF
                                                                                                             50              k
           Capacitance VC

RPULLDOWN Input Pulldown Resistor

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013            2                                                   2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                        LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Function Tables

Table 3A. Output Frequency RangeNOTE 1
                           15.476MHz to 866.67MHz
                               975MHz to 1300MHz

NOTE 1.Supported output frequency range. The output frequency
can be programmed to any frequency in this range and to a precision
of 218Hz or better.

Principles of Operation                                                                         Table 3B. Frequency Selection

The block diagram consists of the internal 3RD overtone crystal and                             Input
oscillator which provide the reference clock fXTAL of 114.285MHz.
The PLL includes the FemtoClock NG VCO along with the                                           FSEL                           Selects
Pre-divider (P), the feedback divider (M) and the post divider (N). The
P, M, and N dividers determine the output frequency based on the                                0 (default)  Frequency 0
fXTAL reference. The feedback divider is fractional supporting a huge
number of output frequencies. Internal registers are used to hold up                            1            Frequency 1
to two different factory pre-set configuration settings. The
configuration is selected via the FSEL pin. Changing the FSEL                                   Frequency Configuration
control results in an immediate change of the output frequency to the
selected register values. The P, M, and N frequency configurations                              An order code is assigned to each frequency configuration and the
support an output frequency range 15.476MHz to 866.67MHz and                                    VCXO pull-range programmed by the factory (default frequencies).
975MHz to 1,300MHz.                                                                             For more information on the available default frequencies and order
                                                                                                codes, please see the Ordering Information Section in this document.
The devices use the fractional feedback divider with a delta-sigma                              For available order codes, see the FemtoClock NG Ceramic-Package
modulator for noise shaping and robust frequency synthesis                                      XO and VCXO Ordering Product Information document.
capability. The relatively high reference frequency minimizes phase
noise generated by frequency multiplication and allows more efficient                           For more information on programming capabilities of the device for
shaping of noise by the delta-sigma modulator. The output frequency                             custom frequency and pull-range configurations, see the FemtoClock
is determined by the 2-bit pre-divider (P), the feedback divider (M)                            NG Ceramic 5x7 Module Programming Guide.
and the 7-bit post divider (N). The feedback divider (M) consists of
both a 7-bit integer portion (MINT) and an 18-bit fractional portion
(MFRAC) and provides the means for high-resolution frequency
generation. The output frequency fOUT is calculated by:

fOUT = fXTAL  P-----1----N---  MINT + M------F----R----2-A---1-C--8----+-----0---.--5-- (1)

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013                                                   3               2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                           LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Absolute Maximum Ratings

NOTE: Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These ratings are stress
specifications only. Functional operation of the product at these conditions or any conditions beyond those listed in the DC Characteristics or
AC Characteristics is not implied. Exposure to absolute maximum rating conditions for
extended periods may affect product reliability.

Item                                        Rating

Supply Voltage, VCC                         3.63V
Inputs, VI
Outputs, IO (LVDS)                          -0.5V to VCC+ 0.5V
Continuous Current                          
Surge Current                               10mA
                                            15mA
Package Thermal Impedance, JA
Storage Temperature, TSTG                   49.4C/W (0 mps)
                                            -65C to 150C

DC Electrical Characteristics

Table 4A. Power Supply DC Characteristics, VCC = 3.3V 5%, TA = -40C to 85C

Symbol  Parameter                           Test Conditions      Minimum        Typical           Maximum    Units
                                                                                   3.3               3.465     V
VCC     Power Supply Voltage                                     3.135            140                 175     mA

IDD     Power Supply Current

Table 4B. Power Supply DC Characteristics, VCC = 2.5V 5%, TA = -40C to 85C

Symbol  Parameter                           Test Conditions      Minimum        Typical           Maximum    Units
                                                                                   3.3               3.465     V
VCC     Power Supply Voltage                                     3.135            136                 170     mA

IDD     Power Supply Current

Table 4C. LVCMOS/LVTTL DC Characteristic, VCC = 3.3V 5% or VCC = 2.5V 5%, TA = -40C to 85C

Symbol  Parameter                           Test Conditions      Minimum        Typical           Maximum    Units
                                                                                                               V
VIH     Input High Voltage                  VCC = 3.3V           2                                VCC + 0.3    V
                                                                                                  VCC + 0.3    V
                                            VCC = 2.5V           1.7                                           V
                                                                                                      0.8     A
VIL     Input Low Voltage                   VCC = VIN = 3.465V   -0.3                                 0.7     A
                                                                                                     150
                                            VCC = VIN = 2.5V     -0.3

IIH     Input High Current FSEL VCC = VIN = 3.465V or 2.625V

IIL     Input Low Current FSEL VCC = 3.465V or 2.625V, VIN = 0V  -5

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  4                                   2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                         LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Table 4D. LVDS DC Characteristics, VCC = 3.3V 5%, TA = -40C to 85C

Symbol  Parameter                           Test Conditions             Minimum  Typical  Maximum  Units
                                                                            247    330        454   mV
VOD     Differential Output Voltage                                                            50   mV
VOD     VOD Magnitude Change                                               1.14    1.23      1.31    V
VOS     Offset Voltage                                                                         50   mV
VOS     VOS Magnitude Change

Table 4E. LVDS DC Characteristics, VCC = 2.5V 5%, TA = -40C to 85C

Symbol  Parameter                           Test Conditions             Minimum  Typical  Maximum  Units
                                                                                   320        454   mV
VOD     Differential Output Voltage                                     247                    50   mV
                                                                                   1.22      1.30    V
VOD     VOD Magnitude Change                                                                   50   mV

VOS     Offset Voltage                                                  1.13

VOS     VOS Magnitude Change

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  5                                    2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                   LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

AC Electrical Characteristics

Table 5A. AC Characteristics, VCC = 3.3V 5% or VCC = 2.5V 5%, TA = -40C to 85C

Symbol     Parameter                        Test Conditions                    Minimum  Typical  Maximum   Units
                                                                                                   866.67  MHz
fOUT       Output Frequency Q                                                  15.476       6       1300   MHz
                                                                                 975        4        10   ppm
                                                                                          0.47      100   ppm
fI         Initial Accuracy                 Measured @ 25C, VC = VCC/2                   0.76       50   ppm
                                                  Option code = A or B                    0.48       20   ppm
                                                                                          0.46        3   ppm
fS         Temperature Stability            Option code = E or F                          -58         5   ppm
                                            Option code = K or L                          -86       113   ppm
                                                                                          -111       63   ppm
fA         Aging                            Frequency drift over 10 year life             -117       33   ppm
                                            Frequency drift over 15 year life             -126        14     ps
                                                                                          -136         6     ps
                                            Option code A, B (10 year life)              -58.7
                                                                                                    0.71     ps
fT         Total Stability                  Option code E, F (10 year life)
                                            Option code K, L (10 year life)
tjit(cc)   Cycle-to-Cycle JitterNOTE 1
tjit(per)  RMS Period JitterNOTE1

tjit()    RMS Phase Jitter                 156.25MHz, Integration Range:
           (Random)NOTE 2,3                           12kHz - 20MHz

                                            15.576MHz  fout  100MHz,                             1.4       ps
                                                  Integration Range:

                                                    12kHz - 20MHz

tjit()    RMS Phase Jitter                 100MHz < fout 500MHz,                                0.63      ps
           (Random)NOTE 2,3                      Integration Range:
                                                   12kHz - 20MHz
           fXTAL = 114.285MHz
                                            500MHz < fout 1300MHz,
                                                 Integration Range:                              0.67      ps
                                                   12kHz - 20MHz

N(100)     Single-side band phase noise,    156.25MHz                                                      dBc/Hz
           100Hz from Carrier

N(1k)      Single-side band phase noise,    156.25MHz                                                      dBc/Hz
           1kHz from Carrier

N(10k)     Single-side band phase noise,    156.25MHz                                                      dBc/Hz
           10kHz from Carrier

N(100k)    Single-side band phase noise,    156.25MHz                                                      dBc/Hz
           100kHz from Carrier

N(1M)      Single-side band phase noise,    156.25MHz                                                      dBc/Hz
           1MHz from Carrier

N(10M)     Single-side band phase noise,    156.25MHz                                                      dBc/Hz
           10MHz from Carrier

PSNR       Power Supply Noise Ratio         50mV Sinusoidal Noise                                          dBc/Hz
                                                  1kHz - 50MHz

tR / tF    Output Rise/Fall Time            20% to 80%                         80                500       ps

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  6                                           2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                       LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Table 5A. AC Characteristics, VCC = 3.3V 5% or VCC = 2.5V 5%, TA = -40C to 85C

Symbol  Parameter                                 Test Conditions  Minimum            Typical  Maximum Units

odc     Output Duty Cycle                                          45                          55      %

tOSC    Device startup time after                                                              15      ms
        power-up

        Output frequency settling time

tSET    after FSEL0 and FSEL1 values                                                           1       ms

        are changed

NOTE 1.This parameter is defined in accordance with JEDEC standard 65.
NOTE 2. Refer to the phase noise plot.
NOTE 3. Refer to the FemtoClock NG Ceramic 5 x 7 Modules Programming Guide for additional information on PLL feedback modes and the
optimum configuration for phase noise.
NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established when the device is
mounted in a test socket with maintained transverse airflow greater than 500 lfpm. The device will meet specifications after thermal equilibrium
has been reached under these conditions.
NOTE: Characterized with VC = VCC/2.
NOTE: XTAL parameters (initial accuracy, temperature stability, aging and total stability) are guaranteed by manufacturing.

Table 5B. VCXO Control Voltage Input (VC) Characteristics, VCC = 3.3V 5% or VCC = 2.5V 5%, TA = -40C to 85C

Symbol  Parameter                                 Test Conditions  Minimum            Typical  Maximum Units

                   Oscillator Gain; NOTE 1, 2, 3   VCC = 3.3V      7.57                        477.27  ppm/V
KV                                                 VCC = 2.5V
                                                  BSL Variation    10                          630     ppm/V
                   Oscillator Gain NOTE 1, 2, 3

LVC     Control Voltage Linearity                                  -1                 0.1     +1      %

BW      Modulation Bandwidth                                                          100              kHz

ZVC     VC Input Impedance                                                            500              k
VCNOM
        Nominal Control Voltage                                                       VCC/2            V
VC
        Control Voltage Tuning                                     0                           VCC     V
        Range; NOTE 4

NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established when the device is

mounted in a test socket with maintained transverse airflow greater than 500lfpm. The device will meet specifications after thermal equilibrium

has been reached under these conditions.
NOTE 1. VC = 0V to VCC. Oscillator gain is programmed by IDT. Gain = (25 * N) VCC and is in the range of n = 1 to n = 63.
NOTE 2. Nominal oscillator gain: Refer to the programming guide for optimal pull range and control voltage tuning

NOTE 3. For best phase noise performance, use the lowest KV that meets the requirements of the application.
NOTE 4. BSL = Best Straight Line Fit: Variation of the output frequency vs. control voltage VC in percent. VC ranges from 10% to 90% VCC.

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013        7                                   2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                          LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

RMS Phase Jitter

SSB Phase Noise (dBc/Hz)

                                            Offset from Carrier Frequency (Hz)

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  8                                   2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                          LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Parameter Measurement Information

     3.3V5%       VCC                                SCOPE                         2.5V5%           VCC                                SCOPE
POWER SUPPLY                                                                   POWER SUPPLY
                                                   Q                                                                                  Q
+ Float GND                                                                   + Float GND
                                                  nQ                                                                                 nQ

3.3V LVDS Output Load AC Test Circuit                                          2.5V LVDS Output Load AC Test Circuit

                                                                               nQ

                                                                               Q

                                                                                               tcycle n    tcycle n+1

                                                                                               | | tjit(cc) = tcycle n tcycle n+1

                                                                                                           1000 Cycles

RMS Phase Jitter                                                               Cycle-to-Cycle Jitter

                                                                      VOH                      nQ
                                                                      VREF                       Q

1 contains 68.26% of all measurements                                 VOL      Output Duty Cycle/Pulse Width/Period

2 contains 95.4% of all measurements

3 contains 99.73% of all measurements

4 contains 99.99366% of all measurements

6 contains (100-1.973x10-7)% of all measurements

Reference Point                             Histogram

(Trigger Edge)                            Mean Period

                                          (First edge after trigger)

RMS Period Jitter

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013                                  9                              2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                    LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Parameter Measurement Information, continued

nQ            80%      80%                      VOD
               tR       tF                  20%
         20%

Q

Output Rise/Fall Time                                    Differential Output Voltage Setup

Offset Voltage Setup

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013           10  2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                  LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Applications Information

Recommendations for Unused Input Pins
Inputs:

LVCMOS Pins
All control pins have internal pulldowns; additional resistance is not
required but can be added for additional protection. A 1k resistor
can be used.

LVDS Driver Termination                                                     standard termination schematic as shown in Figure 1A can be used
                                                                            with either type of output structure. Figure 1B, which can also be
For a general LVDS interface, the recommended value for the                 used with both output types, is an optional termination with center tap
termination impedance (ZT) is between 90 and 132. The actual                capacitance to help filter common mode noise. The capacitor value
value should be selected to match the differential impedance (Z0) of        should be approximately 50pF. If using a non-standard termination, it
your transmission line. A typical point-to-point LVDS design uses a         is recommended to contact IDT and confirm if the output structure is
100 parallel resistor at the receiver and a 100 differential                current source or voltage source type. In addition, since these
transmission-line environment. In order to avoid any                        outputs are LVDS compatible, the input receiver's amplitude and
transmission-line reflection issues, the components should be               common-mode input range should be verified for compatibility with
surface mounted and must be placed as close to the receiver as              the output.
possible. IDT offers a full line of LVDS compliant devices with two
types of output structures: current source and voltage source. The

LVDS    ZO ZT                                                                  ZT      LVDS
Driver
                                                                                       Receiver

Figure 1A. Standard Termination

        ZO  ZT                                                                     ZT

LVDS                                                                               2 LVDS
Driver
                                                                            C      ZT Receiver

                                                                                   2

Figure 1B. Optional Termination

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013                              11                   2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                         LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Power Considerations

This section provides information on power dissipation and junction temperature for the IDT8N4DV85.
Equations and example calculations are also provided.

1. Power Dissipation.
The total power dissipation for the IDT8N4DV85 is the sum of the core power plus the analog power plus the power dissipated in the load(s).
The following is the power dissipation for VCC = 3.3V + 5% = 3.465V, which gives worst case results.

       Power (core)MAX = VCC_MAX * ICC_MAX = 3.465V * 175mA = 606.375mW
      
2. Junction Temperature.
Junction temperature, Tj, is the temperature at the junction of the bond wire and bond pad directly affects the reliability of the device. The
maximum recommended junction temperature is 125C. Limiting the internal transistor junction temperature, Tj, to 125C ensures that the bond
wire and bond pad temperature remains below 125C.

            The equation for Tj is as follows: Tj = JA * Pd_total + TA
            Tj = Junction Temperature
            JA = Junction-to-Ambient Thermal Resistance
            Pd_total = Total Device Power Dissipation (example calculation is in section 1 above)
            TA = Ambient Temperature

In order to calculate junction temperature, the appropriate junction-to-ambient thermal resistance JA must be used. Assuming no air flow and
a multi-layer board, the appropriate value is 49.4C/W per Table 6 below.

Therefore, Tj for an ambient temperature of 85C with all outputs switching is:

      85C + 0.606W * 49.4C/W = 114.9C. This is below the limit of 125C.

This calculation is only an example. Tj will obviously vary depending on the number of loaded outputs, supply voltage, air flow and the type of
board (multi-layer).

Table 6. Thermal Resistance JA for a 6-Lead Ceramic 5mm x 7mm Package, Forced Convection

                                             JA vs. Air Flow

Meters per Second                            0                1                                            2
                                                                                                      42.1C/W
Multi-Layer PCB, JEDEC Standard Test Boards  49.4C/W         44.2C/W

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013   12                                                       2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                  LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Reliability Information

Table 7. JA vs. Air Flow Table for a 6-Lead Ceramic 5mm x 7mm Package

                                                JA vs. Air Flow

Meters per Second                               0                           1         2
                                                                       44.2C/W  42.1C/W
Multi-Layer PCB, JEDEC Standard Test Boards     49.4C/W

Transistor Count

The transistor count for IDT8N4DV85 is: 47,414

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013      13                               2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                           LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Package Outline and Package Dimensions

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  14  2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                               LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Ordering Information for FemtoClock NG Ceramic-Package XO and VCXO Products

The programmable VCXO and XO devices support a variety of                 contains a 114.285MHz internal crystal as frequency source,
devices options such as the output type, number of default frequen-       industrial temperature range, a lead-free (6/6 RoHS) 6-lead ceramic
cies, internal crystal frequency, power supply voltage, ambient           5mm x 7mm x 1.55mm package and is factory-programmed to the
temperature range and the frequency accuracy. The device options,         default frequencies of 100MHz, 122.88MHz, 125MHz and
default frequencies and default VCXO pull range must be specified at      156.25MHz and to the VCXO pull range of min. 100 ppm.
the time of order and are programmed by IDT before the shipment.
The table below specifies the available order codes, including the        Other default frequencies and order codes are available from IDT on
device options and default frequency configurations. Example part         request. For more information on available default frequencies, see
number: the order code 8N3QV01FG-0001CDI specifies a                      the FemtoClock NG Ceramic-Package XO and VCXO Ordering
programmable, quad default-frequency VCXO with a voltage supply           Product Information document.
of 2.5V, a LVPECL output, a 50 ppm crystal frequency accuracy,

Part/Order Number

                           8N X X XXX X X - dddd XX X X

   FemtoClock NG                                                                        Shipping Package
                                                                                        8: Tape & Reel
I/O Identifier                                                                          (no letter): Tray
0: LVCMOS
3: LVPECL                                                                      Ambient Temperature Range
4: LVDS                                                                        "I": Industrial: (TA = -40C to 85C)
                                                                               (no letter) : (TA = 0C to 70C)
Number of Default Frequencies
S: 1: Single                                                          Package Code
D: 2: Dual                                                            CD: Lead-Free, 6/10-lead ceramic 5mm x 7mm x 1.55mm
Q: 4: Quad
                                              Default-Frequency and VCXO Pull Range

                                              See document FemtoClock NG Ceramic-Package XO and VCXO
                                              Ordering Product Information.

Part Number                                                                dddd     fXTAL (MHz)  PLL feedback    Use for
                                                                      0000 to 0999    114.285      Fractional  VCXO, XO
     Function              #pins  OE fct. at                          1000 to 1999                   Integer
                                      pin                             2000 to 2999    100.000      Fractional       XO
                            10                                                                                      XO
                            10     OE@2
001                    XO   10     OE@1
                            10     OE@2
003                    XO    6     OE@1       Last digit = L: configuration pre-programmed and not
                             6     OE@2
V01 VCXO                     6    nOE@2
                             6
V03 VCXO                     6        --           Die Revision
                             6     OE@1            C
V75 VCXO                     6     OE@1
                             6     OE@2       Option Code (Supply Voltage and Frequency-Stability)
V76 VCXO                          nOE@2       A: VCC = 3.3V5%, 100ppm
                                  nOE@1       B: VCC = 2.5V5%, 100ppm
V85 VCXO                                      E: VCC = 3.3V5%, 50ppm
                                              F: VCC = 2.5V5%, 50ppm
085                    XO                     K: VCC = 3.3V5%, 20ppm
                                              L: VCC = 2.5V5%, 20ppm
270                    XO

271                    XO

272                    XO

273                    XO

NOTE: For order information, also see the FemtoClock NG Ceramic-Package XO and VCXO Ordering Product Information document.

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013                            15                         2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                       LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Device Marking

Table 8. Device Marking

Marking  Industrial Temperature Range (TA = -40C to 85C)  Commercial Temperature Range (TA = 0C to 70C)

                                  IDT8N4DV85yC-                                       IDT8N4DV85yC-
                                  ddddCDI                                             ddddCD

         x = Number of Default Frequencies, y = Option Code, dddd = Default-Frequency and VCXO Pull Range.

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  16              2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                           LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Revision History Sheet

Rev  Table             Page  Description of Change                                                            Date
                         4                                                                                  4/27/12
A    T6                 12   Absolute Maximum Rating - corrected Package Thermal Impedance.                 8/22/12
                             Power Considerations - corrected Thermal Resistance table, updated Junction  11/20/2013
     T7                 13   Temperature calculation.
                         4   Corrected Air Flow table.
     T4D                 5
                             3.3V LVDS DC Characteristics Table - updated specs.
B    T4E                 6   2.5V LVDS DC Characteristics Table - updated specs.
                             Per PCN #N1206-02.
              5A
B                            RMS Phase Jitter, Test Conditions, fixed test conditions:
                               15.576MHz 100MHz, to 15.576MHz  fout  100MHz,
                               100MHz 500MHz, to 100MHz < fout 500MHz,
                               500MHz 1300MHz, to 500MHz < fout 1300MHz

IDT8N4DV85CCD REVISION B NOVEMBER 20, 2013  17  2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

We've Got Your Timing Solution

6024 Silver Creek Valley Road  Sales                        Technical Support Sales
San Jose, California 95138     800-345-7015 (inside USA)    netcom@idt.com
                               +408-284-8200 (outside USA)  +480-763-2056
                               Fax: 408-284-2775
                               www.IDT.com/go/contactIDT

DISCLAIMER Integrated Device Technology, Inc. (IDT) and its subsidiaries reserve the right to modify the products and/or specifications described herein at any time and at IDT's sole discretion. All information in this document,
including descriptions of product features and performance, is subject to change without notice. Performance specifications and the operating parameters of the described products are determined in the independent state and are not
guaranteed to perform the same way when installed in customer products. The information contained herein is provided without representation or warranty of any kind, whether express or implied, including, but not limited to, the
suitability of IDT's products for any particular purpose, an implied warranty of merchantability, or non-infringement of the intellectual property rights of others. This document is presented only as a guide and does not convey any
license under intellectual property rights of IDT or any third parties.

IDT's products are not intended for use in applications involving extreme environmental conditions or in life support systems or similar devices where the failure or malfunction of an IDT product can be reasonably expected to signifi-
cantly affect the health or safety of users. Anyone using an IDT product in such a manner does so at their own risk, absent an express, written agreement by IDT.

Integrated Device Technology, IDT and the IDT logo are registered trademarks of IDT. Other trademarks and service marks used herein, including protected names, logos and designs, are the property of IDT or their respective third
party owners.

Copyright 2013. All rights reserved.
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

8N4DV85KC-0051CDI器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved