datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

8N4DV85EC-0101CDI

器件型号:8N4DV85EC-0101CDI
器件类别:无源元件    频率控制器和定时装置    振荡器    可编程振荡器   
厂商名称:IDT
厂商官网:http://www.idt.com/
下载文档

器件描述

Programmable Oscillators PROGRAMMABLE FEMTOCLOCK

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
IDT (Integrated Device Technology)
产品种类:
Product Category:
Programmable Oscillators
系列:
Series:
8N4DV85
产品:
Product:
VCXO
封装:
Packaging:
Tube
商标:
Brand:
IDT
工厂包装数量:
Factory Pack Quantity:
364
商标名:
Tradename:
FemtoClock

8N4DV85EC-0101CDI器件文档内容

                             LVDS Dual-Frequency                       Programmable VCXO                                 IDT8N4DV85

                                                                                                                                   DATASHEET

General Description                                                            Features

The IDT8N4DV85 is a LVDS Dual-Frequency Programmable VCXO                      •  Fourth generation FemtoClock® NG technology

with very flexible frequency and pull-range programming capabilities.          •  Programmable clock output frequency from 15.476MHz to

The device uses IDT’s fourth generation FemtoClock® NG                            866.67MHz and from 975MHz to 1300MHz

technology for an optimum of high clock frequency and low phase                •  Two factory-programmed output frequencies

noise performance. The device accepts 2.5V or 3.3V supply and is               •

packaged in a small, lead-free (RoHS 6) 6-lead ceramic 5mm x 7mm                  Frequency programming resolution is 218Hz and better

x 1.55mm package.                                                              •  Absolute pull range (APR) programmable from ±4.5 to ±754.5ppm

The device can be factory-programmed to any two frequencies in the             •  One 2.5V or 3.3V LVDS clock output

range of 15.476MHz to 866.67MHz and from 975MHz to 1300 MHz                    •

to the very high degree of frequency precision of 218Hz or better.                Output enable control input, LVCMOS/LVTTL compatible

The output frequency is selected by the FSEL pin. The extended                 •  RMS phase jitter @ 156.25MHz (12kHz - 20MHz): 0.47ps (typical)

temperature range supports wireless infrastructure,                            •  2.5V or 3.3V supply voltage

telecommunication and networking end equipment requirements.                   •

                                                                                  -40°C to 85°C ambient operating temperature

                                                                               •  Lead-free (RoHS 6) 6-lead ceramic 5mm x 7mm x 1.55mm

                                                                                  package

Block  Diagram                                                                                 Pin Assignment

                                       PFD         FemtoClock® NG                          Q

                   OSC          ÷P     &             VCO                   ÷N

                                       LPF         1950-2600MHz                            nQ                  VC     1         6  VCC

       114.285 MHz                                                                                             FSEL 2           5  nQ

                                                                                                               GND    3         4  Q

                             2              ÷MINT, MFRAC

VC                  A/D                                                                                        IDT8N4DV85

                                    9                23                           7            6-lead          ceramic 5mm x 7mm x      1.55mm

                                            Configuration Register (ROM)                                      package body

FSEL   Pulldown                                                                                                CD Package

                                            (Frequency, Pull range, Polarity)                                         Top View

IDT8N4DV85CCD    REVISION B     NOVEMBER 20, 2013                          1                                   ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                   LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Pin Description and Characteristic Tables

Table 1. Pin Descriptions

Number                 Name               Type             Description

     1                 VC         Input                    VCXO Control Voltage input.

     2                 FSEL       Input          Pulldown  Frequency select pin. See Table 3A for function.        LVCMOS/LVTTL  interface

                                                 NOTE 1    levels.

     3                 GND        Power                    Negative power supply.

     4, 5              Q, nQ      Output                   Differential clock output. LVDS interface levels.

     6                 VCC        Power                    Positive power supply.

NOTE 1.Pulldown refers to internal input resistors. See Table 2, Pin Characteristics, for typical values

Table 2. Pin Characteristics

Symbol         Parameter                         Test Conditions                   Minimum                Typical  Maximum       Units

               Input          FSEL                                                                        5.5                    pF

CIN            Capacitance    VC                                                                          10                     pF

RPULLDOWN      Input Pulldown Resistor                                                                    50                     k

IDT8N4DV85CCD  REVISION B     NOVEMBER 20, 2013            2                                              ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                             LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Function Tables

Table 3A. Output Frequency RangeNOTE 1

                       15.476MHz to 866.67MHz

                       975MHz to 1300MHz

NOTE 1.Supported output frequency range. The output frequency

can be programmed to any frequency in this range and to a precision

of 218Hz or better.

Principles of Operation

The block diagram consists of the internal 3RD overtone crystal and

oscillator which provide the reference clock fXTAL of 114.285MHz.                                    Table 3B. Frequency Selection

The PLL includes the FemtoClock NG VCO along with the

Pre-divider (P), the feedback divider (M) and the post divider (N). The                              Input

P, M, and N dividers determine the output frequency based on the                                     FSEL                           Selects

fXTAL reference. The feedback divider is fractional supporting a huge                                0 (default)                    Frequency 0

number of output frequencies. Internal registers are used to hold up

to two different factory pre-set configuration settings. The                                         1                              Frequency 1

configuration is selected via the FSEL pin. Changing the FSEL

control results in an immediate change of the output frequency to the

selected register values. The P, M, and N frequency configurations                                   Frequency Configuration

support an output frequency range 15.476MHz to 866.67MHz and

975MHz to 1,300MHz.

The devices use the fractional feedback divider with a delta-sigma                                   An order code is assigned to each frequency configuration and the

modulator for noise shaping and robust frequency synthesis                                           VCXO pull-range programmed by the factory (default frequencies).

capability. The relatively high reference frequency minimizes phase                                  For more information on the available default frequencies and order

noise generated by frequency multiplication and allows more efficient                                codes, please see the Ordering Information Section in this document.

shaping of noise by the delta-sigma modulator. The output frequency                                  For available order codes, see the FemtoClock NG Ceramic-Package

is determined by the 2-bit pre-divider (P), the feedback divider (M)                                 XO and VCXO Ordering Product Information document.

and the 7-bit post divider (N). The feedback divider (M) consists of                                 For more information on programming capabilities of the device for

both a 7-bit integer portion (MINT) and an 18-bit fractional portion                                 custom frequency and pull-range configurations, see the FemtoClock

(MFRAC) and provides the means for high-resolution frequency                                         NG Ceramic 5x7 Module Programming Guide.

generation. The output frequency fOUT is calculated by:

fOUT = fXTAL  P-----1----N---   MINT + M------F----R----2-A---1-C--8----+-----0---.--5--  (1)

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013                                                      3               ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                             LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Absolute Maximum Ratings

NOTE: Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These ratings are stress

specifications only. Functional operation of the product at these conditions or any conditions beyond those listed in the DC Characteristics or

AC Characteristics is not implied. Exposure to absolute maximum rating conditions for 

extended periods may affect product reliability.

Item                                                          Rating

Supply Voltage, VCC                                           3.63V

Inputs, VI                                                    -0.5V to VCC+ 0.5V

Outputs, IO (LVDS)                                           

Continuous Current                                           10mA

Surge Current                                                 15mA

Package Thermal Impedance, JA                                49.4C/W (0 mps)

Storage Temperature, TSTG                                     -65C to 150C

DC Electrical Characteristics

Table 4A. Power Supply DC Characteristics,        VCC = 3.3V ± 5%, TA  =  -40°C          to 85°C

Symbol         Parameter                          Test Conditions                        Minimum           Typical         Maximum               Units

VCC            Power Supply Voltage                                                      3.135             3.3             3.465                 V

IDD            Power Supply Current                                                                        140             175                   mA

Table 4B. Power Supply DC Characteristics,        VCC = 2.5V ± 5%, TA  =  -40°C          to 85°C

Symbol         Parameter                          Test Conditions                        Minimum           Typical         Maximum               Units

VCC            Power Supply Voltage                                                      3.135             3.3             3.465                 V

IDD            Power Supply Current                                                                        136             170                   mA

Table 4C.   LVCMOS/LVTTL DC Characteristic, VCC = 3.3V ± 5% or VCC =                     2.5V ± 5%, TA  =  -40°C to  85°C

Symbol         Parameter                          Test Conditions                        Minimum           Typical         Maximum               Units

                                                  VCC = 3.3V                             2                                 VCC + 0.3             V

VIH            Input High Voltage

                                                  VCC = 2.5V                             1.7                               VCC + 0.3             V

                                                  VCC = VIN = 3.465V                     -0.3                              0.8                   V

VIL            Input Low Voltage

                                                  VCC = VIN = 2.5V                       -0.3                              0.7                   V

IIH            Input High Current    FSEL         VCC = VIN = 3.465V or 2.625V                                             150                   µA

IIL            Input Low Current     FSEL         VCC = 3.465V or 2.625V, VIN = 0V       -5                                                      µA

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013      4                                                        ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                    LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Table 4D. LVDS DC Characteristics, VCC        =  3.3V  ± 5%, TA = -40°C  to  85°C

Symbol         Parameter                               Test Conditions             Minimum  Typical  Maximum  Units

VOD            Differential Output Voltage                                         247      330      454      mV

VOD           VOD Magnitude Change                                                                  50       mV

VOS            Offset Voltage                                                      1.14     1.23     1.31     V

VOS           VOS Magnitude Change                                                                  50       mV

Table 4E. LVDS DC Characteristics, VCC        =  2.5V  ± 5%, TA = -40°C  to  85°C

Symbol         Parameter                               Test Conditions             Minimum  Typical  Maximum  Units

VOD            Differential Output Voltage                                         247      320      454      mV

VOD           VOD Magnitude Change                                                                  50       mV

VOS            Offset Voltage                                                      1.13     1.22     1.30     V

VOS           VOS Magnitude Change                                                                  50       mV

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013           5                                    ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                LVDS  DUAL-FREQUENCY PROGRAMMABLE VCXO

AC Electrical Characteristics

Table 5A. AC Characteristics, VCC = 3.3V              ± 5% or VCC = 2.5V ± 5%, TA        =  -40°C to 85°C

Symbol         Parameter                              Test Conditions                       Minimum        Typical  Maximum  Units

                                                                                            15.476                  866.67   MHz

fOUT           Output Frequency Q

                                                                                            975                     1300     MHz

fI             Initial Accuracy                       Measured @ 25°C, VC = VCC/2                                   ±10      ppm

                                                      Option code = A or B                                          ±100     ppm

fS             Temperature Stability                  Option code = E or F                                          ±50      ppm

                                                      Option code = K or L                                          ±20      ppm

                                                      Frequency drift over 10 year life                             ±3       ppm

fA             Aging

                                                      Frequency drift over 15 year life                             ±5       ppm

                                                      Option code A, B (10 year life)                               ±113     ppm

fT             Total Stability                        Option code E, F (10 year life)                               ±63      ppm

                                                      Option code K, L (10 year life)                               ±33      ppm

tjit(cc)       Cycle-to-Cycle JitterNOTE 1                                                                 6        14       ps

tjit(per)      RMS Period JitterNOTE1                                                                      4        6        ps

tjit(Ø)        RMS Phase Jitter                       156.25MHz, Integration Range:                        0.47     0.71     ps

               (Random)NOTE 2,3                       12kHz - 20MHz

                                                      15.576MHz  fout  100MHz,

                                                      Integration Range:                                   0.76     1.4      ps

                                                      12kHz - 20MHz

               RMS Phase Jitter                       100MHz < fout 500MHz,

tjit(Ø)        (Random)NOTE 2,3                      Integration Range:                                   0.48     0.63     ps

               fXTAL = 114.285MHz                     12kHz - 20MHz

                                                      500MHz < fout 1300MHz,

                                                      Integration Range:                                   0.46     0.67     ps

                                                      12kHz - 20MHz

N(100)        Single-side band phase noise,          156.25MHz                                            -58               dBc/Hz

               100Hz from Carrier

N(1k)         Single-side band phase noise,         156.25MHz                                            -86               dBc/Hz

               1kHz from Carrier

N(10k)        Single-side band phase noise,         156.25MHz                                            -111              dBc/Hz

               10kHz from Carrier

N(100k)       Single-side band phase noise,          156.25MHz                                            -117              dBc/Hz

               100kHz from Carrier

N(1M)         Single-side band phase noise,         156.25MHz                                            -126              dBc/Hz

               1MHz from Carrier

N(10M)        Single-side band phase noise,         156.25MHz                                            -136              dBc/Hz

               10MHz from Carrier

PSNR           Power Supply Noise Ratio               50mV Sinusoidal Noise                                -58.7             dBc/Hz

                                                      1kHz - 50MHz

tR / tF        Output Rise/Fall Time                  20% to 80%                            80                      500      ps

IDT8N4DV85CCD  REVISION B       NOVEMBER 20, 2013                6                                         ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                 LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Table 5A. AC Characteristics, VCC = 3.3V ± 5% or VCC = 2.5V ± 5%, TA = -40°C to 85°C

Symbol         Parameter                       Test Conditions           Minimum      Typical                                Maximum       Units

odc            Output Duty Cycle                                         45                                                   55                  %

tOSC           Device startup time after                                                                                      15                  ms

               power-up

               Output frequency settling time

tSET           after FSEL0 and FSEL1 values                                                                                   1                   ms

               are changed

NOTE 1.This parameter is defined in accordance with JEDEC standard 65.

NOTE 2. Refer to the phase noise plot.

NOTE 3. Refer to the FemtoClock NG Ceramic 5 x 7 Modules Programming Guide for additional information on PLL feedback modes and the

optimum configuration for phase noise.

NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established when the device is

mounted in a test socket with maintained transverse airflow greater than 500 lfpm. The device will meet specifications after thermal equilibrium

has been reached under these conditions.

NOTE: Characterized with VC = VCC/2.

NOTE: XTAL parameters (initial accuracy, temperature stability, aging and total stability) are guaranteed by manufacturing.

Table 5B. VCXO Control Voltage Input (VC) Characteristics, VCC = 3.3V ± 5% or VCC = 2.5V ± 5%, TA = -40°C to 85°C

Symbol         Parameter                       Test Conditions           Minimum      Typical                                Maximum       Units

               Oscillator Gain; NOTE 1, 2, 3   VCC = 3.3V                7.57                                                 477.27       ppm/V

KV             Oscillator Gain NOTE 1, 2, 3    VCC = 2.5V                10                                                   630          ppm/V

LVC            Control Voltage Linearity       BSL Variation             -1           ±0.1                                    +1                  %

BW             Modulation Bandwidth                                                   100                                                         kHz

ZVC            VC Input Impedance                                                     500                                                         k

VCNOM          Nominal Control Voltage                                                VCC/2                                                       V

VC             Control Voltage Tuning                                    0                                                    VCC                 V

               Range; NOTE 4

NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established when the device is

mounted in a test socket with maintained transverse airflow greater than 500lfpm. The device will meet specifications after thermal equilibrium

has been reached under these conditions.

NOTE 1. VC = 0V to VCC. Oscillator gain is programmed by IDT. Gain = (25 * N) ÷ VCC and is in the range of n = 1 to n = 63.

NOTE 2. Nominal oscillator gain: Refer to the programming guide for optimal pull range and control voltage tuning

NOTE 3. For best phase noise performance, use the lowest KV that meets the requirements of the application.

NOTE 4. BSL = Best Straight Line Fit: Variation of the output frequency vs. control voltage VC in percent. VC ranges from 10% to 90% VCC.

IDT8N4DV85CCD  REVISION B   NOVEMBER 20, 2013              7                                                  ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                             LVDS  DUAL-FREQUENCY PROGRAMMABLE VCXO

RMS Phase Jitter

(dBc/Hz)

SSB Phase Noise

                                                Offset  from  Carrier  Frequency  (Hz)

IDT8N4DV85CCD    REVISION B  NOVEMBER 20, 2013          8                               ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                            LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Parameter Measurement Information

                                                                              SCOPE                                                                        SCOPE

                       VCC                                              Q                                                VCC                           Q

        3.3V±5%                                                                                      2.5V±5%

     POWER SUPPLY                                                                                POWER SUPPLY

     +  Float GND –                                                                              +  Float GND –

                                                                      nQ                                                                               nQ

3.3V LVDS Output Load AC Test Circuit                                                            2.5V LVDS Output Load AC Test Circuit

                                                                                                 nQ

                                                                                                 Q

                                                                                                                 tcycle n                  tcycle n+1

                                                                                                                 tjit(cc) =   |tcycle n – tcycle n+1|

                                                                                                                              1000 Cycles

RMS Phase Jitter                                                                                 Cycle-to-Cycle  Jitter

                                                                                        VOH

                                                                                                     nQ

                                                                                        VREF         Q

        1σ contains 68.26% of all measurements                                          VOL

        2σ contains 95.4% of all measurements

        3σ contains 99.73% of all measurements

        4σ contains 99.99366% of all measurements

        6σ contains (100-1.973x10-7)% of all measurements

     Reference Point                                       Histogram

     (Trigger Edge)                                        Mean Period

                                                           (First edge after  trigger)

RMS  Period Jitter                                                                               Output Duty Cycle/Pulse Width/Period

IDT8N4DV85CCD        REVISION B  NOVEMBER 20, 2013                                            9                               ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                          LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Parameter Measurement        Information,            continued

nQ

                       80%   80%

                                                VOD

        20%                                     20%

Q

                       tR    tF

Output  Rise/Fall      Time                              Differential  Output  Voltage Setup

Offset Voltage Setup

IDT8N4DV85CCD  REVISION B    NOVEMBER 20, 2013       10                        ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                            LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Applications Information

Recommendations for Unused Input Pins

Inputs:

LVCMOS Pins

All control pins have internal pulldowns; additional resistance is not

required but can be added for additional protection. A 1k resistor

can be used.

LVDS Driver Termination

For a general LVDS interface, the recommended value for the                 standard termination schematic as shown in Figure 1A can be used

termination impedance (ZT) is between 90 and 132. The actual              with either type of output structure. Figure 1B, which can also be

value should be selected to match the differential impedance (Z0) of        used with both output types, is an optional termination with center tap

your transmission line. A typical point-to-point LVDS design uses a         capacitance to help filter common mode noise. The capacitor value

100 parallel resistor at the receiver and a 100 differential              should be approximately 50pF. If using a non-standard termination, it

transmission-line environment. In order to avoid any                        is recommended to contact IDT and confirm if the output structure is

transmission-line reflection issues, the components should be               current source or voltage source type. In addition, since these

surface mounted and must be placed as close to the receiver as              outputs are LVDS compatible, the input receiver’s amplitude and

possible. IDT offers a full line of LVDS compliant devices with two         common-mode input range should be verified for compatibility with

types of output structures: current source and voltage source. The          the output.

LVDS                      ZO ZT                                                               LVDS

Driver                                                                                   ZT      Receiver

         Figure 1A. Standard Termination

                                                                                             ZT

LVDS                      ZO  ZT                                                           2   LVDS

Driver                                                                      C                ZT  Receiver

                                                                                             2

         Figure 1B. Optional Termination

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013                            11                              ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                 LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Power Considerations

This section provides information on power dissipation and junction temperature for the IDT8N4DV85. 

Equations and example calculations are also provided.

1.  Power Dissipation.

The total power dissipation for the IDT8N4DV85 is the sum of the core power plus the analog power plus the power dissipated in the load(s).

The following is the power dissipation for VCC = 3.3V + 5% = 3.465V, which gives worst case results.

    •  Power (core)MAX = VCC_MAX * ICC_MAX = 3.465V * 175mA = 606.375mW

    •

2.  Junction Temperature.

Junction temperature, Tj, is the temperature at the junction of the bond wire and bond pad directly affects the reliability of the device. The

maximum recommended junction temperature is 125°C. Limiting the internal transistor junction temperature, Tj, to 125°C ensures that the bond

wire and bond pad temperature remains below 125°C.

       The equation for Tj is as follows: Tj = JA * Pd_total + TA

       Tj = Junction Temperature

       JA = Junction-to-Ambient Thermal Resistance

       Pd_total = Total Device Power Dissipation (example calculation is in section 1 above)

       TA = Ambient Temperature

In order to calculate junction temperature, the appropriate junction-to-ambient thermal resistance JA must be used. Assuming no air flow and

a multi-layer board, the appropriate value is 49.4°C/W per Table 6 below.

Therefore, Tj for an ambient temperature of 85°C with all outputs switching is:

    85°C + 0.606W * 49.4°C/W = 114.9°C. This is below the limit of 125°C.

This calculation is only an example. Tj will obviously vary depending on the number of loaded outputs, supply voltage, air flow and the type of

board (multi-layer).

Table 6. Thermal Resistance JA for  a 6-Lead Ceramic 5mm x 7mm Package, Forced Convection

                                                       JA vs. Air Flow

Meters per Second                                                          0                           1  2

Multi-Layer PCB, JEDEC Standard Test Boards                         49.4°C/W                  44.2°C/W    42.1°C/W

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013                               12                             ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                       LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Reliability Information

Table 7. JA vs. Air Flow Table for a 6-Lead    Ceramic  5mm x 7mm Package

                                                         JA vs. Air Flow

Meters per Second                                        0                  1         2

Multi-Layer PCB, JEDEC Standard Test Boards              49.4°C/W           44.2°C/W  42.1°C/W

Transistor Count

The transistor count for IDT8N4DV85 is: 47,414

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013             13                           ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                         LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Package Outline            and Package        Dimensions

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013              14  ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Ordering Information for FemtoClock NG                                Ceramic-Package XO and VCXO Products

The programmable VCXO and XO devices support a variety of                  contains a 114.285MHz internal crystal as frequency source,

devices options such as the output type, number of default frequen-        industrial temperature range, a lead-free (6/6 RoHS) 6-lead ceramic

cies, internal crystal frequency, power supply voltage, ambient            5mm x 7mm x 1.55mm package and is factory-programmed to the

temperature range and the frequency accuracy. The device options,          default frequencies of 100MHz, 122.88MHz, 125MHz and

default frequencies and default VCXO pull range must be specified at       156.25MHz and to the VCXO pull range of min. 100 ppm.

the time of order and are programmed by IDT before the shipment.           Other default frequencies and order codes are available from IDT on

The table below specifies the available order codes, including the         request. For more information on available default frequencies, see

device options and default frequency configurations. Example part          the  FemtoClock     NG    Ceramic-Package       XO   and  VCXO  Ordering

number: the order code 8N3QV01FG-0001CDI specifies a                       Product Information document.

programmable, quad default-frequency VCXO with a voltage supply

of 2.5V, a LVPECL output, a 50 ppm crystal frequency accuracy,

Part/Order Number

                                 8N     X  X       XXX  X  X     -  dddd   XX          X  X

                                                                                          Shipping Package

                                                                                          8: Tape & Reel

FemtoClock NG                                                                             (no letter): Tray

I/O Identifier                                                                   Ambient Temperature Range

0: LVCMOS                                                                       “I”: Industrial: (TA = -40°C to 85°C)

3: LVPECL                                                                       (no letter)   : (TA = 0°C to 70°C)

4: LVDS

                                                                           Package Code

                                                                           CD: Lead-Free, 6/10-lead ceramic 5mm x 7mm           x  1.55mm

Number of Default                Frequencies

S: 1: Single                                                         Default-Frequency and VCXO Pull Range

D: 2: Dual                                                           See document FemtoClock NG Ceramic-Package XO and VCXO

Q: 4: Quad                                                            Ordering Product Information.

                                                                           dddd           fXTAL (MHz)        PLL feedback       Use for

Part Number                                                           0000 to 0999        114.285            Fractional        VCXO, XO

                       Function  #pins     OE fct. at                 1000 to 1999                           Integer               XO

                                              pin                     2000 to 2999        100.000            Fractional            XO

001                    XO            10    OE@2

003                    XO            10    OE@1                       Last digit = L:     configuration pre-programmed and not

V01                    VCXO          10    OE@2

V03                    VCXO          10    OE@1            Die Revision

V75                    VCXO          6     OE@2            C

V76                    VCXO          6     nOE@2

V85                    VCXO          6        —

085                    XO            6     OE@1         Option Code (Supply Voltage       and  Frequency-Stability)

270                    XO            6     OE@1         A: VCC = 3.3V±5%,  ±100ppm

                                                        B: VCC = 2.5V±5%,  ±100ppm

271                    XO            6     OE@2         E: VCC = 3.3V±5%,  ±50ppm

272                    XO            6     nOE@2        F: VCC = 2.5V±5%,  ±50ppm

273                    XO            6     nOE@1        K: VCC = 3.3V±5%,  ±20ppm

                                                        L: VCC = 2.5V±5%,  ±20ppm

NOTE: For order information, also see the FemtoClock NG Ceramic-Package XO and VCXO Ordering Product Information document.

IDT8N4DV85CCD  REVISION B        NOVEMBER 20, 2013                    15                                     ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                        LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Device Marking

Table 8. Device Marking

                       Industrial Temperature Range (TA = -40°C to 85°C)     Commercial Temperature Range (TA = 0°C to 70°C)

Marking                    IDT8N4DV85yC-                                    IDT8N4DV85yC-

                           ddddCDI                                           ddddCD

               x = Number of Default Frequencies, y = Option Code, dddd   =  Default-Frequency and VCXO Pull Range.

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013  16                             ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                         LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

Revision History Sheet

Rev  Table                 Page  Description of Change                                                         Date

                           4     Absolute Maximum Rating - corrected Package Thermal Impedance.

A              T6          12    Power Considerations - corrected Thermal Resistance table, updated  Junction  4/27/12

                                 Temperature calculation.

               T7          13    Corrected Air Flow table.

     T4D                   4     3.3V LVDS DC Characteristics Table - updated specs.

B              T4E         5     2.5V LVDS DC Characteristics Table - updated specs.                          8/22/12

                                 Per PCN #N1206-02.

               5A          6     RMS Phase Jitter, Test Conditions, fixed test conditions: 

B                                15.576MHz – 100MHz, to 15.576MHz  fout  100MHz,                            11/20/2013

                                 100MHz – 500MHz, to 100MHz < fout 500MHz, 

                                 500MHz – 1300MHz, to 500MHz < fout 1300MHz

IDT8N4DV85CCD  REVISION B  NOVEMBER 20, 2013                17                                       ©2013 Integrated Device Technology, Inc.
IDT8N4DV75 Data Sheet                                                                                                                                              LVDS DUAL-FREQUENCY PROGRAMMABLE VCXO

We’ve Got Your Timing Solution

6024 Silver Creek Valley Road         Sales                              Technical Support Sales

San Jose, California 95138            800-345-7015 (inside USA)          netcom@idt.com
                                      +408-284-8200 (outside USA)        +480-763-2056
                                      Fax: 408-284-2775
                                      www.IDT.com/go/contactIDT

DISCLAIMER Integrated Device Technology, Inc. (IDT) and its subsidiaries reserve the right to modify the products and/or specifications described herein at any time and at IDT’s sole discretion. All information in this document,

including descriptions of product features and performance, is subject to change without notice. Performance specifications and the operating parameters of the described products are determined in the independent state and are not

guaranteed to perform the same way when installed in customer products. The information contained herein is provided without representation or warranty of any kind, whether express or implied, including, but not limited to, the

suitability of IDT’s products for any particular purpose, an implied warranty of merchantability, or non-infringement of the intellectual property rights of others. This document is presented only as a guide and does not convey any

license under intellectual property rights of IDT or any third parties.

IDT’s products are not intended for use in applications involving extreme environmental conditions or in life support systems or similar devices where the failure or malfunction of an IDT product can be reasonably expected to signifi-

cantly affect the health or safety of users. Anyone using an IDT product in such a manner does so at their own risk, absent an express, written agreement by IDT.

Integrated Device Technology, IDT and the IDT logo are registered trademarks of IDT. Other trademarks and service marks used herein, including protected names, logos and designs, are the property of IDT or their respective third

party owners.

Copyright 2013. All rights reserved.
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

IDT (Integrated Device Technology):

8N4DV85EC-0198CDI8      8N4DV85EC-0198CDI   8N4DV85FC-0169CDI8  8N4DV85FC-0169CDI   8N4DV85EC-

0089CDI   8N4DV85EC-0142CDI   8N4DV85EC-0167CDI   8N4DV85EC-0162CDI   8N4DV85EC-0094CDI   8N4DV85EC-

0021CDI   8N4DV85EC-0069CDI   8N4DV85EC-0182CDI   8N4DV85EC-0079CDI   8N4DV85EC-0057CDI8  8N4DV85EC-

0145CDI8  8N4DV85EC-0052CDI8  8N4DV85EC-0074CDI   8N4DV85EC-0105CDI8  8N4DV85EC-0110CDI8

8N4DV85EC-0177CDI   8N4DV85EC-0026CDI       8N4DV85EC-0062CDI8  8N4DV85EC-0084CDI   8N4DV85EC-0031CDI

8N4DV85EC-0115CDI8      8N4DV85EC-0140CDI8  8N4DV85EC-0172CDI   8N4DV85EC-0037CDI8  8N4DV85EC-

0001CDI   8N4DV85EC-0125CDI8  8N4DV85EC-0032CDI8  8N4DV85EC-0135CDI8  8N4DV85EC-0104CDI

8N4DV85EC-0152CDI   8N4DV85EC-0047CDI8      8N4DV85EC-0120CDI8  8N4DV85EC-0024CDI   8N4DV85EC-0117CDI

8N4DV85EC-0044CDI       8N4DV85EC-0122CDI   8N4DV85EC-0027CDI8  8N4DV85EC-0157CDI   8N4DV85EC-0064CDI

8N4DV85EC-0147CDI       8N4DV85EC-0183CDI8  8N4DV85EC-0006CDI   8N4DV85EC-0137CDI   8N4DV85EC-

0163CDI8  8N4DV85EC-0022CDI8  8N4DV85EC-0090CDI8  8N4DV85EC-0168CDI8  8N4DV85EC-0097CDI

8N4DV85EC-0039CDI   8N4DV85EC-0158CDI8      8N4DV85EC-0148CDI8  8N4DV85EC-0012CDI8  8N4DV85EC-

0112CDI   8N4DV85EC-0164CDI   8N4DV85EC-0138CDI8  8N4DV85EC-0065CDI8  8N4DV85EC-0173CDI8

8N4DV85EC-0100CDI8      8N4DV85EC-0006CDI8  8N4DV85EC-0002CDI8  8N4DV85EC-0132CDI   8N4DV85EC-

0013CDI   8N4DV85EC-0007CDI8  8N4DV85EC-0175CDI   8N4DV85EC-0034CDI   8N4DV85EC-0070CDI8

8N4DV85EC-0127CDI   8N4DV85EC-0095CDI8      8N4DV85EC-0049CDI   8N4DV85EC-0054CDI   8N4DV85EC-0102CDI

8N4DV85EC-0023CDI   8N4DV85EC-0157CDI8      8N4DV85EC-0049CDI8  8N4DV85EC-0011CDI8  8N4DV85EC-

0101CDI   8N4DV85EC-0053CDI   8N4DV85EC-0079CDI8  8N4DV85EC-0096CDI   8N4DV85EC-0043CDI   8N4DV85EC-

0134CDI   8N4DV85EC-0124CDI   8N4DV85EC-0086CDI   8N4DV85EC-0028CDI   8N4DV85EC-0121CDI   8N4DV85EC-

0064CDI8  8N4DV85EC-0001CDI8  8N4DV85EC-0054CDI8  8N4DV85EC-0059CDI8  8N4DV85EC-0051CDI

8N4DV85EC-0039CDI8      8N4DV85EC-0077CDI8  8N4DV85EC-0143CDI8  8N4DV85EC-0085CDI8  8N4DV85EC-

0075CDI8  8N4DV85EC-0107CDI

小广播

8N4DV85EC-0101CDI器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved