电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

80C52

器件型号:80C52
文件大小:312.63KB,共0页
厂商名称:INTEL [Intel Corporation]
厂商官网:http://www.intel.com/
下载文档

器件描述

文档预览

80C52器件文档内容

                          8XC52 54 58
CHMOS SINGLE-CHIP 8-BIT MICROCONTROLLER

                                       Commercial Express

                   87C52 80C52 80C32 87C54 80C54 87C58 80C58

                                               See Table 1 for Proliferation Options

Y High Performance CHMOS EPROM             Y 6 Interrupt Sources
    ROM CPU
                                           Y Programmable Serial Channel with
Y 12 24 33 MHz Operations                         Framing Error Detection
Y Three 16-Bit Timer Counters                     Automatic Address Recognition
Y Programmable Clock Out
Y Up Down Timer Counter                    Y TTL and CMOS Compatible Logic
Y Three Level Program Lock System              Levels
Y 8K 16K 32K On-Chip Program Memory
Y 256 Bytes of On-Chip Data RAM            Y 64K External Program Memory Space
Y Improved Quick Pulse Programming
                                           Y 64K External Data Memory Space
    Algorithm
Y Boolean Processor                        Y MCS 51 Microcontroller Compatible
Y 32 Programmable I O Lines                    Instruction Set

                                           Y Power Saving Idle and Power Down
                                               Modes

                                           Y ONCE (On-Circuit Emulation) Mode

                                           Y Four-Level Interrupt Priority

                                           Y Extended Temperature Range Except
                                               for 33 MHz Offering (b40 C to a85 C)

MEMORY ORGANIZATION

ROM    EPROM                     ROMless        ROM EPROM                 RAM
Device  Version                   Version             Bytes                Bytes

80C52   87C52                     80C32          8K                         256
                                                                            256
80C54   87C54                     80C32          16K                        256

80C58   87C58                     80C32          32K

These devices can address up to 64 Kbytes of external program data memory

The Intel 8XC52 8XC54 8XC58 is a single-chip control-oriented microcontroller which is fabricated on Intel's
reliable CHMOS III-E technology Being a member of the MCS 51 family of controllers the 8XC52 8XC54
8XC58 uses the same powerful instruction set has the same architecture and is pin-for-pin compatible with
the existing MCS 51 family of products The 8XC52 8XC54 8XC58 is an enhanced version of the
87C51 80C51BH 80C31BH The added features make it an even more powerful microcontroller for applica-
tions that require clock output and up down counting capabilities such as motor control It also has a more
versatile serial channel that facilitates multi-processor communications

Throughout this document 8XC5X will refer to the 8XC52 80C32 8XC54 and 8XC58 unless information
applies to a specific device

Other brands and names are the property of their respective owners
Information in this document is provided in connection with Intel products Intel assumes no liability whatsoever including infringement of any patent or
copyright for sale and use of Intel products except as provided in Intel's Terms and Conditions of Sale for such products Intel retains the right to make
changes to these specifications at any time without notice Microcomputer Products may have minor variations to this specification known as errata

COPYRIGHT INTEL CORPORATION 1996     March 1996                            Order Number 272336-004
8XC52 54 58

          Table 1 Proliferations Options

          Standard 1 -1 -2 -24 -33        NOTES
                                           1 3 5 MHz to 12 MHz 5V g20%
   80C32     X  XX X X
                                          -1 3 5 MHz to 16 MHz 5V g20%
   80C52     X  XX X X                    -2 0 5 MHz to 12 MHz 5V g20%
                                          -24 3 5 MHz to 24 MHz 5V g20%
                                          -33 3 5 MHz to 33 MHz 5V g10%

   87C52     X  XX X X

   80C54     X  XX X X

   87C54     X  XX X X

   80C58     X  XX X X

   87C58     X  XX X X

                                                                         272336 1

                Figure 1 8XC5X Block Diagram

2
                                                                                    8XC52 54 58

PROCESS INFORMATION                                      PACKAGES

This device is manufactured on P629 0 a CHMOS            Part   Prefix        Package Type
III-E process Additional process and reliability infor-
mation is available in Intel's Components Quality        8XC5X     P    40-Pin Plastic DIP (OTP)
and Reliability Handbook Order No 210997                                40-Pin CERDIP (EPROM)
                                                         87C5X     D    44-Pin PLCC (OTP)
                                                                        44-Pin QFP (OTP)
                                                         8XC5X     N

                                                         8XC5X     S

                                                                                    272336 3

                                                                        PLCC

                              272336 2

DIP

                                                                        272336 4

Do not connect reserved pins                 QFP
                              Figure 2 Pin Connections

                                                                                                  3
8XC52 54 58

PIN DESCRIPTIONS                                         pins that are externally pulled low will source current
                                                         (IIL on the data sheet) because of the internal pull-
VCC Supply voltage                                       ups

VSS Circuit ground                                       Port 2 emits the high-order address byte during
                                                         fetches from external Program Memory and during
VSS1 Secondary ground (not on DIP) Provided to           accesses to external Data Memory that use 16-bit
reduce ground bounce and improve power supply            addresses (MOVX DPTR) In this application it
by-passing                                               uses strong internal pullups when emitting 1's Dur-
                                                         ing accesses to external Data Memory that use 8-bit
                              NOTE                       addresses (MOVX Ri) Port 2 emits the contents of
This pin is not a substitute for the VSS pin (pin 22)    the P2 Special Function Register
(Connection not necessary for proper operation )
                                                         Some Port 2 pins receive the high-order address bits
Port 0 Port 0 is an 8-bit open drain bidirectional       during EPROM programming and program verifica-
I O port As an output port each pin can sink several     tion
LS TTL inputs Port 0 pins that have 1's written to
them float and in that state can be used as high-im-     Port 3 Port 3 is an 8-bit bidirectional I O port with
pedance inputs                                           internal pullups The Port 3 output buffers can drive
                                                         LS TTL inputs Port 3 pins that have 1's written to
Port 0 is also the multiplexed low-order address and     them are pulled high by the internal pullups and in
data bus during accesses to external Program and         that state can be used as inputs As inputs Port 3
Data Memory In this application it uses strong inter-    pins that are externally pulled low will source current
nal pullups when emitting 1's and can source and         (IIL on the data sheet) because of the pullups
sink several LS TTL inputs
                                                         Port 3 also serves the functions of various special
Port 0 also receives the code bytes during EPROM         features of the 8051 Family as listed below
programming and outputs the code bytes during
program verification External pullup resistors are re-   Port Pin  Alternate Function
quired during program verification
                                                         P3 0      RXD (serial input port)
Port 1 Port 1 is an 8-bit bidirectional I O port with    P3 1      TXD (serial output port)
internal pullups The Port 1 output buffers can drive     P3 2      INT0 (external interrupt 0)
LS TTL inputs Port 1 pins that have 1's written to       P3 3      INT1 (external interrupt 1)
them are pulled high by the internal pullups and in      P3 4      T0 (Timer 0 external input)
that state can be used as inputs As inputs Port 1        P3 5      T1 (Timer 1 external input)
pins that are externally pulled low will source current  P3 6      WR (external data memory write strobe)
(IIL on the data sheet) because of the internal pull-    P3 7      RD (external data memory read strobe)
ups
                                                         RST Reset input A high on this pin for two machine
In addition Port 1 serves the functions of the follow-   cycles while the oscillator is running resets the de-
ing special features of the 8XC5X                        vice The port pins will be driven to their reset condi-
                                                         tion when a minimum VIHI voltage is applied whether
   Port Pin             Alternate Function               the oscillator is running or not An internal pulldown
     P1 0                                                resistor permits a power-on reset with only a capaci-
             T2 (External Count Input to Timer           tor connected to VCC
     P1 1    Counter 2) Clock-Out
                                                         ALE Address Latch Enable output pulse for latching
             T2EX (Timer Counter 2 Capture               the low byte of the address during accesses to ex-
             Reload Trigger and Direction Control)       ternal memory This pin (ALE PROG) is also the
                                                         program pulse input during EPROM programming for
Port 1 receives the low-order address bytes during       the 87C5X
EPROM programming and verifying
                                                         In normal operation ALE is emitted at a constant
Port 2 Port 2 is an 8-bit bidirectional I O port with    rate of the oscillator frequency and may be used
internal pullups The Port 2 output buffers can drive     for external timing or clocking purposes Note how-
LS TTL inputs Port 2 pins that have 1's written to       ever that one ALE pulse is skipped during each ac-
them are pulled high by the internal pullups and in      cess to external Data Memory
that state can be used as inputs As inputs Port 2

4
                                                          8XC52 54 58

If desired ALE operation can be disabled by setting                                                                            272336 5
bit 0 of SFR location 8EH With this bit set the pin is      C1 C2 e 30 pF g10 pF for Crystals
weakly pulled high However the ALE disable fea-             For Ceramic Resonators contact resonator manufac-
ture will be suspended during a MOVX or MOVC in-            turer
struction idle mode power down mode and ICE
mode The ALE disable feature will be terminated by                    Figure 3 Oscillator Connections
reset When the ALE disable feature is suspended or
terminated the ALE pin will no longer be pulled up        To drive the device from an external clock source
weakly Setting the ALE-disable bit has no affect if       XTAL1 should be driven while XTAL2 floats as
the microcontroller is in external execution mode         shown in Figure 4 There are no requirements on the
                                                          duty cycle of the external clock signal since the in-
Throughout the remainder of this data sheet ALE           put to the internal clocking circuitry is through a di-
will refer to the signal coming out of the ALE PROG       vide-by-two flip-flop but minimum and maximum
pin and the pin will be referred to as the ALE PROG       high and low times specified on the data sheet must
pin                                                       be observed

PSEN Program Store Enable is the read strobe to           An external oscillator may encounter as much as a
external Program Memory                                   100 pF load at XTAL1 when it starts up This is due
                                                          to interaction between the amplifier and its feedback
When the 8XC5X is executing code from external            capacitance Once the external signal meets the VIL
Program Memory PSEN is activated twice each               and VIH specifications the capacitance will not ex-
machine cycle except that two PSEN activations            ceed 20 pF
are skipped during each access to external Data
Memory                                                                                                                          272336 6

EA VPP External Access enable EA must be                     Figure 4 External Clock Drive Configuration
strapped to VSS in order to enable the device to
fetch code from external Program Memory locations         IDLE MODE
0000H to 0FFFFH Note however that if any of the
Lock bits are programmed EA will be internally            The user's software can invoke the Idle Mode When
latched on reset                                          the microcontroller is in this mode power consump-
                                                          tion is reduced The Special Function Registers and
EA should be strapped to VCC for internal program         the onboard RAM retain their values during Idle but
executions                                                the processor stops executing instructions Idle
                                                          Mode will be exited if the chip is reset or if an en-
This pin also receives the programming supply volt-       abled interrupt occurs
age (VPP) during EPROM programming

XTAL1 Input to the inverting oscillator amplifier

XTAL2 Output from the inverting oscillator amplifi-
er

OSCILLATOR CHARACTERISTICS

XTAL1 and XTAL2 are the input and output respec-
tively of a inverting amplifier which can be config-
ured for use as an on-chip oscillator as shown in
Figure 3 Either a quartz crystal or ceramic resonator
may be used More detailed information concerning
the use of the on-chip oscillator is available in Appli-
cation Note AP-155 ``Oscillators for Microcontrol-
lers'' Order No 230659

                                                          5
8XC52 54 58

               Table 2 Status of the External Pins during Idle and Power Down

       Mode    Program   ALE  PSEN                        PORT0  PORT1  PORT2    PORT3
               Memory
   Idle                                                                           Data
   Idle        Internal  1    1                           Data   Data   Data      Data
   Power Down                                                                     Data
   Power Down  External  1    1                           Float  Data   Address   Data

               Internal  0    0                           Data   Data   Data

               External  0    0                           Float  Data   Data

POWER DOWN MODE                                            When the idle mode is terminated by a hardware

To save even more power a Power Down mode can                 reset the device normally resumes program exe-
be invoked by software In this mode the oscillator            cution from where it left off up to two machine
is stopped and the instruction that invoked Power             cycles before the internal reset algorithm takes
Down is the last instruction executed The on-chip             control On-chip hardware inhibits access to inter-
RAM and Special Function Registers retain their val-          nal RAM in this event but access to the port pins
ues until the Power Down mode is terminated                   is not inhibited To eliminate the possibility of an
                                                              unexpected write when Idle is terminated by re-
On the 8XC5X either a hardware reset or an external           set the instruction following the one that invokes
interrupt can cause an exit from Power Down Reset             Idle should not be one that writes to a port pin or
redefines all the SFRs but does not change the on-            to external memory
chip RAM An external interrupt allows both the
SFRs and on-chip RAM to retain their values               ONCE MODE

To properly terminate Power Down the reset or ex-         The ONCE (``On-Circuit Emulation'') Mode facilitates
ternal interrupt should not be executed before VCC is     testing and debugging of systems using the 8XC5X
restored to its normal operating level and must be        without the 8XC5X having to be removed from the
held active long enough for the oscillator to restart     circuit The ONCE Mode is invoked by
and stabilize (normally less than 10 ms)
                                                          1) Pull ALE low while the device is in reset and
With an external interrupt INT0 and INT1 must be              PSEN is high
enabled and configured as level-sensitive Holding
the pin low restarts the oscillator but bringing the pin  2) Hold ALE low as RST is deactivated
back high completes the exit Once the interrupt is
serviced the next instruction to be executed after        While the device is in ONCE Mode the Port 0 pins
RETI will be the one following the instruction that put   float and the other port pins and ALE and PSEN are
the device into Power Down                                weakly pulled high The oscillator circuit remains ac-
                                                          tive While the 8XC5X is in this mode an emulator or
DESIGN CONSIDERATION                                      test CPU can be used to drive the circuit Normal
                                                          operation is restored when a normal reset is applied
The window on the D87C5X must be covered by

    an opaque label Otherwise the DC and AC char-
    acteristics may not be met and the device may
    be functionally impaired

NOTE
For more detailed information on the reduced power modes refer to current Embedded Microcontrollers and Processors
Handbook Volume I (Order No 270645) and Application Note AP-252 (Embedded Applications Handbook Order No
270648) ``Designing with the 80C51BH ''

6
                                                                  8XC52 54 58

8XC5X EXPRESS                                        The optional burn-in is dynamic for a minimum time
                                                     of 168 hours at 125 C with VCC e 6 9V g0 25V
The Intel EXPRESS system offers enhancements to      following guidelines in MIL-STD-883 Method 1015
the operational specifications of the MCS 51 family
of microcontrollers These EXPRESS products are       Package types and EXPRESS versions are identified
designed to meet the needs of those applications     by a one- or two-letter prefix to the part number The
whose operating requirements exceed commercial       prefixes are listed in Table 3
standards
                                                     For the extended temperature range option this
The EXPRESS program includes the commercial          data sheet specifies the parameters which deviate
standard temperature range with burn-in and an ex-   from their commercial temperature range limits
tended temperature range with or without burn-in
                                                                                   NOTE
With the commercial standard temperature range           Intel offers Express Temperature specifica-
operational characteristics are guaranteed over the      tions for all 8XC5X speed options except for
temperature range of 0 C to a70 C With the ex-           33 MHz
tended temperature range option operational char-
acteristics are guaranteed over the range of b40 C
to a85 C

        Table 3 Prefix Identification

Prefix  Package                                      Temperature  Burn-In
          Type                                           Range
  P                                                                  No
  D     Plastic                                      Commercial      No
  N                                                                  No
  S     Cerdip                                       Commercial      No
  TP                                                                 No
  TD    PLCC                                         Commercial      No
  TN                                                                 No
  TS    QFP                                          Commercial      No
  LP                                                                Yes
  LD    Plastic                                      Extended       Yes
  LN                                                                Yes
  LS    Cerdip                                       Extended       Yes

        PLCC                                         Extended

        QFP                                          Extended

        Plastic                                      Extended

        Cerdip                                       Extended

        PLCC                                         Extended

        QFP                                          Extended

NOTE
Contact distributor or local sales office to match EXPRESS prefix with proper device

EXAMPLES
P80C52 indicates 80C52 in a plastic package and specified for commercial temperature range without burn-in TD80C52
indicates 80C52 in a Cerdip package and specified for extended temperature range without burn-in

                                                                           7
8XC52 54 58

ABSOLUTE MAXIMUM RATINGS                               NOTICE This data sheet contains preliminary infor-
                                                       mation on new products in production The specifica-
Ambient Temperature Under Bias b40 C to a85 C          tions are subject to change without notice Verify with
                                                       your local Intel Sales office that you have the latest
Storage Temperature             b65 C to a150 C        data sheet before finalizing a design

Voltage on EA VPP Pin to VSS     0V to a13 0V          WARNING Stressing the device beyond the ``Absolute
                                                      Maximum Ratings'' may cause permanent damage
Voltage on Any Other Pin to VSS b0 5V to a6 5V        These are stress ratings only Operation beyond the
                                                      ``Operating Conditions'' is not recommended and ex-
IOL Per I O Pin                            15 mA      tended exposure beyond the ``Operating Conditions''
                                                      may affect device reliability
Power Dissipation                            1 5W

   (based on PACKAGE heat transfer limitations not

   device power consumption)

OPERATING CONDITIONS

      Symbol                    Description                     Min            Max  Units

      TA             Ambient Temperature Under Bias               0            a70     C
                                                                b40            a85     C
                     Commercial                                  40             60    V
                                                                 45             55    V
                     Express
                                                                 35             12  MHz
      VCC            Supply Voltage                              35             16  MHz
                                                                 05             12  MHz
                     8XC5X-33                                    35             24  MHz
                                                                 35             33  MHz
      fOSC           Oscillator Frequency
                        8XC5X
                        8XC5X-1
                        8XC5X-2
                        8XC5X-24
                        8XC5X-33

DC CHARACTERISTICS (Over Operating Conditions)

All parameter values apply to all devices unless otherwise indicated

Symbol             Parameter               Min          Typ           Max   Unit Test Conditions
                                                      (Note 4)

VIL         Input Low Voltage                 b0 5              0 2 VCCb0 1 V
                                                 0              0 2 VCCb0 3 V
VIL1 Input Low Voltage EA
                                         0 2 VCCa0 9              VCCa0 5 V
VIH         Input High Voltage

            (Except XTAL1 RST)

VIH1        Input High Voltage           0 7 VCC                VCCa0 5 V
            (XTAL1 RST)

VOL         Output Low Voltage (Note 5)                               03    V IOL e 100 mA (Note 1)
                                                                      0 45  V IOL e 1 6 mA (Note 1)
            (Ports 1 2 and 3)                                         10    V IOL e 3 5 mA (Note 1)
                                                                      03    V IOL e 200 mA (Note 1)
VOL1        Output Low Voltage (Note 5)                               0 45  V IOL e 3 2 mA (Note 1)
            (Port 0 ALE PSEN)                                         10    V IOL e 7 0 mA (Note 1)
                                                                            V IOH e b10 mA
VOH         Output High Voltage          VCCb0 3                            V IOH e b30 mA
            (Ports 1 2 and 3 ALE PSEN)   VCCb0 7                            V IOH e b60 mA
                                         VCCb1 5

8
                                                                                               8XC52 54 58

DC CHARACTERISTICS (Over Operating Conditions) (Continued)

All parameter values apply to all devices unless otherwise indicated

Symbol  Parameter                                  Min       Typ      Max                  Unit Test Conditions
                                                           (Note 4)

VOH1    Output High Voltage                       VCCb0 3                                  V IOH e b200 mA
        (Port 0 in External Bus Mode)             VCCb0 7                                  V IOH e b3 2 mA
IIL                                               VCCb1 5                                  V IOH e b7 0 mA
ILI     Logical 0 Input Current
ITL     (Ports 1 2 and 3)                                             b50                  mA VIN e 0 45V
        Input leakage Current (Port 0)                                g10                  mA VIN e VIL or VIH
        Logical 1 to 0 Transition Current
        (Ports 1 2 and 3)                                             b650 mA VIN e 2V
                                                                      b750 mA
           Commercial
           Express

RRST RST Pulldown Resistor                         40                 225 KX

CIO     Pin Capacitance                                    10                              pF  1 MHz 25 C

ICC     Power Supply Current                                                                   (Note 3)

        Active Mode

        at 12 MHz (Figure 5)                               15         30                   mA

        at 16 MHz                                          20         38                   mA

        at 24 MHz                                          28         56                   mA

        at 33 MHz (8XC5X-33)                               35         56                   mA

        Idle Mode

        at 12 MHz (Figure 5)                               5          7 5 mA

        at 16 MHz                                          6          9 5 mA

        at 24 MHz                                          7          13 5 mA

        at 33 MHz (8XC5X-33)                               7          15                   mA

        Power Down Mode                                    5          75                   mA

        8XC5X-33                                           5          50                   mA

NOTES

1 Capacitive loading on Ports 0 and 2 may cause noise pulses above 0 4V to be superimposed on the VOLs of ALE and
Ports 1 2 and 3 The noise is due to external bus capacitance discharging into the Port 0 and Port 2 pins when these pins

change from 1 to 0 In applications where capacitive loading exceeds 100 pF the noise pulses on these signals may exceed

0 8V It may be desirable to qualify ALE or other signals with a Schmitt Triggers or CMOS-level input logic

2 Capacitive loading on Ports 0 and 2 cause the VOH on ALE and PSEN to drop below the 0 9 VCC specification when the
address lines are stabilizing

3 See Figures 6 9 for test conditions Minimum VCC for Power Down is 2V
4 Typicals are based on a limited number of samples and are not guaranteed The values listed are at room temperature

and 5V

5 Under steady state (non-transient) conditions IOL must be externally limited as follows

     Maximum IOL per port pin               10mA

     Maximum IOL per 8-bit port

                                 Port 0 26 mA

        Ports 1 2 and 3 15 mA

     Maximum total IOL for all output pins  71 mA

If IOL exceeds the test condition VOL may exceed the related specification Pins are not guaranteed to sink current greater

than the listed test conditions

                                                                                                                 9
8XC52 54 58

                                                                                                                     272336 7

NOTE
ICC Max at 33 MHz is at 5V g10% VCC while
ICC Max at 24 MHz and below is at 5V g20% VCC

                                          Figure 5 8XC52 54 58 ICC vs Frequency

All other pins disconnected                                                                              272336 8
TCLCH e TCHCL e 5 ns
                             Figure 6 ICC Test Condition Active Mode

10
                                                                      8XC52 54 58

                             272336 9                               272336 10

All other pins disconnected              All other pins disconnected
TCLCH e TCHCL e 5 ns

Figure 7 ICC Test Condition Idle Mode    Figure 8 ICC Test Condition Power Down Mode
                                                             VCC e 2 0V to 6 0V

                                                                                                                                                                          272336 11

Figure 9 Clock Signal Waveform for ICC Tests in Active and Idle Modes TCLCH e TCHCL e 5 ns

                                                                                                                                                                                       11
8XC52 54 58

EXPLANATION OF THE AC SYMBOLS                                L Logic level LOW or ALE
                                                             P PSEN
Each timing symbol has 5 characters The first char-          Q Output Data
acter is always a `T' (stands for time) The other            R RD signal
characters depending on their positions stand for            T Time
the name of a signal or the logical status of that           V Valid
signal The following is a list of all the characters and     W WR signal
what they stand for                                          X No longer a valid logic level
                                                             Z Float
   A Address
   C Clock                                                For example
   D Input Data
   H Logic level HIGH                                        TAVLL e Time from Address Valid to ALE Low
   I Instruction (program memory contents)                   TLLPL e Time from ALE Low to PSEN Low

AC CHARACTERISTICS (Over Operating Conditions Load Capacitance for Port 0 ALE PROG and

PSEN e 100 pF Load Capacitance for All Other Outputs e 80 pF)

EXTERNAL MEMORY CHARACTERISTICS

All parameter values apply to all devices unless otherwise indicated In this table 8XC5X refers to 8XC5X
8XC5X-1 and 8XC5X-2

                                                              Oscillator

Symbol       Parameter        12 MHz 24 MHz 33 MHz                             Variable       Units

                              Min Max Min Max Min Max                     Min            Max

1 TCLCL Oscillator Frequency                                              35             12   MHz
                  8XC5X
                  8XC5X-1                                                 35             16   MHz
                  8XC5X-2
                  8XC5X-24                                                05             12   MHz
                  8XC5X-33
                                                                          35             24   MHz

                                                                          35             33   MHz

TLHLL ALE Pulse Width         127  43                     21           2 TCLCL b 40           ns

TAVLL Address Valid to

        ALE Low

        8XC5X                 43                                       TCLCL b 40             ns

        8XC5X-24                   12                                  TCLCL b 30             ns

        8XC5X-33                                          5            TCLCL b 25             ns

TLLAX Address Hold After

        ALE Low

        8XC5X -24             53   12                                  TCLCL b 30             ns

        8XC5X-33                                          5            TCLCL b 25             ns

TLLIV   ALE Low to Valid
        Instruction In
                                   234                                               4 TCLCL b 100 ns
           8XC5X                                   91                                4 TCLCL b 75 ns
           8XC5X-24                                                56                4 TCLCL b 65 ns
           8XC5X-33

12
                                                                                     8XC52 54 58

EXTERNAL MEMORY CHARACTERISTICS (Continued)

All parameter values apply to all devices unless otherwise indicated

                                           Oscillator

Symbol Parameter 12 MHz 24 MHz 33 MHz                                      Variable       Units

                   Min Max Min Max Min Max                            Min            Max

TLLPL ALE Low to

PSEN Low

8XC5X -24 53                 12                TCLCL b 30                                 ns

8XC5X-33                               5       TCLCL b 25                                 ns

TPLPH PSEN Pulse 205         80        46      3 TCLCL b 45                               ns

Width

TPLIV PSEN Low to

Valid

Instruction In

8XC5X                   145                                                3 TCLCL b 105 ns
                                                                           3 TCLCL b 90 ns
8XC5X-24                          35                                       3 TCLCL b 55 ns

8XC5X-33                                   35

TPXIX Input        0         0         0                              0                   ns

Instruction

Hold After

PSEN

TPXIZ Input

Instruction

Float After

PSEN

8XC5X                   59                                                 TCLCL b 25 ns
                                                                           TCLCL b 20 ns
8XC5X-24                          21                                       TCLCL b 25 ns

8XC5X-33                                   5

TAVIV Address to

Valid

Instruction In

8XC5X -24               312       103                                      5 TCLCL b 105 ns
                                                                           5 TCLCL b 80 ns
8XC5X-33                                   71

TPLAZ PSEN Low to       10        10       10                                        10   ns

Address

Float

TRLRH RD Pulse     400       150       82      6 TCLCL b 100                              ns

Width

TWLWH WR Pulse     400       150       82      6 TCLCL b 100                              ns

Width

                                                                                              13
8XC52 54 58

EXTERNAL MEMORY CHARACTERISTICS (Continued)

All parameter values apply to all devices unless otherwise indicated

                                               Oscillator

Symbol Parameter        12 MHz 24 MHz 33 MHz                               Variable       Units

                        Min Max Min Max Min Max                       Min            Max

TRLDV RD Low to Valid

    Data In

    8XC5X                    252                                           5 TCLCL b 165 ns
                                                                           5 TCLCL b 95 ns
    8XC5X-24                          113                                  5 TCLCL b 90 ns

    8XC5X-33                                   61

TRHDX Data Hold After 0           0        0                          0                   ns

    RD

TRHDZ Data Float After

    RD

    8XC5X -24                107      23                                   2 TCLCL b 60 ns
                                                                           2 TCLCL b 25 ns
    8XC5X-33                                   35

TLLDV ALE Low to

    Valid Data In

    8XC5X                    517                                           8 TCLCL b 150 ns
                                                                           8 TCLCL b 90 ns
    8XC5X-24 33                       243      150

TAVDV Address to

    Valid Data In

    8XC5X                    585                                           9 TCLCL b 165 ns
                                                                           9 TCLCL b 90 ns
    8XC5X-24 33                       285      180

TLLWL ALE Low to RD 200 300 75 175 41 140 3 TCLCL b 50 3 TCLCL a 50 ns
             or WR Low

TAVWL Address to RD

    or WR Low

    8XC5X               203                         4 TCLCL b 130                         ns

    8XC5X-24                      77                4 TCLCL b 90                          ns

    8XC5X-33                               46       4 TCLCL b 75                          ns

14
                                                                                     8XC52 54 58

EXTERNAL MEMORY CHARACTERISTICS (Continued)

All parameter values apply to all devices unless otherwise indicated

                                                  Oscillator

Symbol Parameter             12 MHz 24 MHz 33 MHz                          Variable       Units

                             Min Max Min Max Min Max                  Min            Max

TQVWX Data Valid to

WR Transition

8XC5X                        33                                       TCLCL b 50          ns

8XC5X-24 33                          12      0                        TCLCL b 30          ns

TWHQX Data Hold After

WR

8XC5X                        33                                       TCLCL b 50          ns

8XC5X-24                             7                                TCLCL b 35          ns

8XC5X-33                                     3                        TCLCL b 27          ns

TQVWH Data Valid to

WR High

8XC5X                        433                                      7 TCLCL b 150       ns

8XC5X-24 33                          222     142                      7 TCLCL b 70        ns

TRLAZ RD Low to                   0       0       0                                  0    ns
              Address Float

TWHLH RD or WR High

to ALE High

8XC5X                        43 123                                   TCLCL b 40 TCLCL a 40 ns

8XC5X-24                             12 71                            TCLCL b 30 TCLCL a 30 ns

8XC5X-33                                     5 55 TCLCL b 25 TCLCL a 25 ns

                                                                                                15
8XC52 54 58
EXTERNAL PROGRAM MEMORY READ CYCLE

                                    272336 25

EXTERNAL DATA MEMORY READ CYCLE

                                    272336 26

EXTERNAL DATA MEMORY WRITE CYCLE

                                                                                                                                                                               272336 27

16
                                                                                    8XC52 54 58

SERIAL PORT TIMING - SHIFT REGISTER MODE

Test Conditions Over Operating Conditions Load Capacitance e 80 pF

                                                    Oscillator

Symbol Parameter         12 MHz 24 MHz        33 MHz                      Variable       Units

                         Min Max Min Max Min Max                Min                 Max

TXLXL Serial Port        1         0 50       0 36              12 TCLCL                 ms

       Clock

       Cycle Time

TQVXH Output Data        700       284        167        10 TCLCL b 133                  ns

       Setup to Clock

       Rising Edge

TXHQX Output Data

       Hold after Clock

       Rising Edge

       8XC5X             50                              2 TCLCL b 117                   ns

       8XC5X-24 33                 34         10         2 TCLCL b 50                    ns

TXHDX Input Data Hold 0                  0          0           0                        ns

       After Clock

       Rising Edge

TXHDV  Clock Rising           700        283        167                   10 TCLCL b 133 ns
       Edge to Input
       Data Valid

SHIFT REGISTER MODE TIMING WAVEFORMS

                                                                                         272336 15

                                                                                                     17
8XC52 54 58

EXTERNAL CLOCK DRIVE

    Symbol   Parameter                                                                Min        Max            Units

    1 TCLCL  Oscillator Frequency                                                     35          12            MHz
                8XC5X                                                                 35          16            MHz
                8XC5X-1                                                               05          12            MHz
                8XC5X-2                                                               35          24            MHz
                8XC5X-24                                                              35          33            MHz
                8XC5X-33                                                                                        MHz
                                                                                       20    0 65 TOSC
    TCHCX    High Time                                                            0 35 TOSC                       ns
                8XC5X-24 33                                                                  0 65 TOSC            ns
                                                                                       20         20
    TCLCX    Low Time                                                             0 35 TOSC       10              ns
                8XC5X-24 33                                                                        5              ns
                                                                                                  20
    TCLCH    Rise Time                                                                            10              ns
                8XC5X-24                                                                           5              ns
                8XC5X-33                                                                                          ns

    TCHCL    Fall Time                                                                                            ns
                8XC5X-24                                                                                          ns
                8XC5X-33                                                                                          ns

EXTERNAL CLOCK DRIVE WAVEFORM

                                                                                                   272336 16

AC TESTING INPUT OUTPUT WAVEFORMS                                                 FLOAT WAVEFORMS

                                                                     272336 19                                                                       272336 20
                                                                                  For timing purposes a port pin is no longer floating when a
AC Inputs during testing are driven at VCCb0 5V for a Logic ``1''                 100 mV change from load voltage occurs and begins to float
and 0 45V for a Logic ``0'' Timing measurements are made at VIH                   when a 100 mV change from the loaded VOH VOL level occurs
min for a Logic ``1'' and VIL max for a Logic ``0''                               IOL IOH e g20 mA

18
                                                                                8XC52 54 58

PROGRAMMING THE EPROM                                 DEFINITION OF TERMS

The part must be running with a 4 MHz to 6 MHz        ADDRESS LINES P1 0 P1 7 P2 0 P2 5 respec-
oscillator The address of an EPROM location to be     tively for A0 A13
programmed is applied to address lines while the
code byte to be programmed in that location is ap-    DATA LINES P0 0 P0 7 for D0 D7
plied to data lines Control and program signals must
be held at the levels indicated in Table 4 Normally   CONTROL SIGNALS RST PSEN P2 6 P2 7 P3 3
EA VPP is held at logic high until just before ALE    P3 6 P3 7
PROG is to be pulsed The EA VPP is raised to VPP
ALE PROG is pulsed low and then EA VPP is re-         PROGRAM SIGNALS ALE PROG EA VPP
turned to a high (also refer to timing diagrams)

                            NOTES

Exceeding the VPP maximum for any amount of

   time could damage the device permanently The

   VPP source must be well regulated and free of
   glitches

                              Table 4 EPROM Programming Modes

Mode                     RST  PSEN  ALE                EA     P2 6  P2 7  P3 3  P3 6  P3 7
                          H      L  PROG                VPP     L    H
                                                                           H     H     H
Program Code Data                                     12 75V                L    H     H
                                                                           H      L    H
Verify Code Data         H    L     H                 H       L     L
                                                                           H     H     H
Program Encryption       H    L                       12 75V L      H      H      L     L
Array Address 03FH                                                        H     H      L
                                                                            L     L     L
Program Lock      Bit 1  H    L                       12 75V H      H
Bits              Bit 2
                         H    L                       12 75V H      H

                  Bit 3  H    L                       12 75V H      L

Read Signature Byte      H    L     H                 H       L     L

                                                                                      19
8XC52 54 58

                                                                                 272336 21

    See Table 4 for proper input on these pins
                                                Figure 10 Programming the EPROM

PROGRAMMING ALGORITHM                                  Repeat 1 through 5 changing the address and data
                                                       for the entire array or until the end of the object file is
Refer to Table 4 and Figures 10 and 11 for address     reached
data and control signals set up To program the
87C5X the following sequence must be exercised         PROGRAM VERIFY

   1 Input the valid address on the address lines      Program verify may be done after each byte or block
                                                       of bytes is programmed In either case a complete
   2 Input the appropriate data byte on the data       verify of the programmed array will ensure reliable
       lines                                           programming of the 87C5X

   3 Activate the correct combination of control sig-  The lock bits cannot be directly verified Verification
       nals                                            of the lock bits is done by observing that their fea-
                                                       tures are enabled
   4 Raise EA VPP from VCC to 12 75V g0 25V
   5 Pulse ALE PROG 5 times for the EPROM ar-

       ray and 25 times for the encryption table and
       the lock bits

                                                                                 272336 22

             Figure 11 Programming Signal's Waveforms

20
                                                                          8XC52 54 58

ROM and EPROM Lock System                               Erasing the EPROM also erases the encryption ar-
                                                        ray and the program lock bits returning the part to
The program lock system when programmed pro-            full functionality
tects the onboard program against software piracy
                                                        Reading the Signature Bytes
The 80C5X has a one-level program lock system
and a 64-byte encryption table See line 2 of Table      The 8XC5X has 3 signature bytes in locations 30H
5 If program protection is desired the user submits     31H and 60H To read these bytes follow the proce-
the encryption table with their code and both the       dure for EPROM verify but activate the control lines
lock-bit and encryption array are programmed by the     provided in Table 4 for Read Signature Byte
factory The encryption array is not available without
the lock bit For the lock bit to be programmed the      Location  Device  Contents
user must submit an encryption table                       30H       All     89H
                                                           31H       All     58H
The 87C5X has a 3-level program lock system and a          60H               12H
64-byte encryption array Since this is an EPROM                   80C52      52H
device all locations are user-programmable See                    87C52      14H
Table 5                                                           80C54      54H
                                                                  87C54      18H
Encryption Array                                                  80C58      58H
                                                                  87C58
Within the EPROM array are 64 bytes of Encryption
Array that are initially unprogrammed (all 1's) Every   Erasure Characteristics
time that a byte is addressed during a verify 6 ad-     (Windowed Packages Only)
dress lines are used to select a byte of the Encryp-
tion Array This byte is then exclusive-NOR'ed           Erasure of the EPROM begins to occur when the
(XNOR) with the code byte creating an Encryption        chip is exposed to light with wavelength shorter than
Verify byte The algorithm with the array in the un-     approximately 4 000 Angstroms Since sunlight and
programmed state (all 1's) will return the code in its  fluorescent lighting have wavelengths in this range
original unmodified form For programming the En-        exposure to these light sources over an extended
cryption Array refer to Table 4 (Programming the        time (about 1 week in sunlight or 3 years in room-
EPROM)                                                  level fluorescent lighting) could cause inadvertent
                                                        erasure If an application subjects the device to this
When using the encryption array one important fac-      type of exposure it is suggested that an opaque la-
tor needs to be considered If a code byte has the       bel be placed over the window
value 0FFH verifying the byte will produce the en-
cryption byte value If a large block (l64 bytes) of     The recommended erasure procedure is exposure
code is left unprogrammed a verification routine will   to ultraviolet light (at 2537 Angstroms) to an integrat-
display the contents of the encryption array For this   ed dose of at least 15 W-sec cm2 Exposing the
reason all unused code bytes should be pro-             EPROM to an ultraviolet lamp of 12 000 mW cm2
grammed with some value other than 0FFH and not         rating for 30 minutes at a distance of about 1 inch
all of them the same value This will ensure maxi-       should be sufficient
mum program protection
                                                        Erasure leaves all the EPROM Cells in a 1's state
Program Lock Bits

The 87C5X has 3 programmable lock bits that when
programmed according to Table 5 will provide differ-
ent levels of protection for the on-chip code and
data

                                                                                    21
8XC52 54 58

    Program Lock Bits   Table 5 Program Lock Bits and the Features

    LB1 LB2 LB3                                                Protection Type

1U           U  U      No Program Lock features enabled (Code verify will still be encrypted by the
                       Encryption Array if programmed )
2P           U  U      MOVC instructions executed from external program memory are disabled from
                       fetching code bytes from internal memory EA is sampled and latched on
3P           P  U      Reset and further programming of the EPROM is disabled
                       Same as 2 also verify is disabled
4P           P  P      Same as 3 also external execution is disabled

NOTE
Any other combination of the lock bits is not defined

EPROM PROGRAMMING AND VERIFICATION CHARACTERISTICS

(TA e 21 C to 27 C VCC e 5V g20% VSS e 0V)

    Symbol             Parameter                       Min      Max      Units
                                                                           V
    VPP         Programming Supply Voltage             12 5     13 0      mA

    IPP         Programming Supply Current                      75       MHz

    1 TCLCL     Oscillator Frequency                   4        6         ms
                                                                          ms
    TAVGL       Address Setup to PROG Low              48TCLCL            ms

    TGHAX       Address Hold after PROG                48TCLCL            ms

    TDVGL       Data Setup to PROG Low                 48TCLCL

    TGHDX       Data Hold after PROG                   48TCLCL

    TEHSH       (Enable) High to VPP                   48TCLCL
    TSHGL       VPP Setup to PROG Low
    TGHSL       VPP Hold after PROG                    10
    TGLGH       PROG Width
                                                       10

                                                       90       110

    TAVQV       Address to Data Valid                           48TCLCL

    TELQV       ENABLE Low to Data Valid                        48TCLCL

    TEHQZ       Data Float after ENABLE                0        48TCLCL

    TGHGL       PROG High to PROG Low                  10

22
                                                                                     8XC52 54 58

EPROM PROGRAMMING AND VERIFICATION WAVEFORMS

                                                                                     272336 23

5 pulses for the EPROM array 25 pulses for the encryption table and lock bits

Thermal Impedance                                        The following differences exist between this data-
                                                         sheet (272336-003) and the previous version
All thermal impedance data is approximate for static     (272336-002)
air conditions at 1W of power dissipation Values will
change depending on operating conditions and ap-         1 Removed 8XC5X-3 and 8XC5X-20 from the data
plications See the Intel Packaging Handbook (Order          sheet
Number 240800) for a description of Intel's thermal
impedance test methodology                               2 Included 8XC5X-24 and 8XC5X-33 devices

Package    iJA     iJC   Device                          3 Removed the statement ``The 80C32 standard -1
                                                            and -2 and 80C52 standard -1 and -2 do not
     P   45 C W  16 C W     All                             have the '' from the section DESIGN CONSID-
     D   45 C W  15 C W     All                             ERATION
     N   46 C W  16 C W     All
     S   87 C W  18 C W     52                           The following differences exist between this data-
         96 C W  24 C W     54                           sheet (272336-002) and the previous version
         90 C W  22 C W     58                           (272336-001)

                                                         1 Removed 8XC5X-L from the data sheet

                                                         2 Included features not available in 80C32-Stan-
                                                            dard -1 and -2 and 80C52-Standard -1 and -2
                                                            devices

DATA SHEET REVISION HISTORY                              This 8XC5X datasheet (272336-001) replaces the
                                                         following datasheets
Data sheets are changed as new device information
becomes available Verify with your local Intel sales     87C52 80C52 80C32           270757-003
office that you have the latest version before finaliz-  87C52 80C52 80C32 EXPRESS   270868-002
ing a design or ordering devices                         87C52-20 80C52-20 80C32-20  272272-001
                                                         87C54 80C54                 270816-004
                                                         87C54 80C54 EXPRESS         270901-001
                                                         87C54-20 -3 80C54-20 -3     270941-003
                                                         87C54 80C58                 270900-003
                                                         87C58 80C58 EXPRESS         270902-001
                                                         87C58-20 -3 80C58-20 -3     272029-002

                                                                                                  23
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

80C52器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved