电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

80C196KC

器件型号:80C196KC
器件类别:微处理器
文件大小:322.72KB,共0页
厂商名称:INTEL [Intel Corporation]
厂商官网:http://www.intel.com/
下载文档

器件描述

16-BIT, 20 MHz, MICROCONTROLLER,

16位, 20 MHz, 单片机,

参数

80C196KC功能数量 1
80C196KC端子数量 80
80C196KC最大工作温度 70 Cel
80C196KC最小工作温度 0.0 Cel
80C196KC最大供电/工作电压 5.5 V
80C196KC最小供电/工作电压 4.5 V
80C196KC额定供电电压 5 V
80C196KC外部数据总线宽度 16
80C196KC输入输出总线数量 40
80C196KC线速度 20 MHz
80C196KC加工封装描述 SQFP-80
80C196KC状态 DISCONTINUED
80C196KC工艺 CMOS
80C196KC包装形状 SQUARE
80C196KC包装尺寸 FLATPACK, 低 PROFILE, FINE PITCH
80C196KC表面贴装 Yes
80C196KC端子形式 GULL WING
80C196KC端子间距 0.5000 mm
80C196KC端子位置
80C196KC包装材料 塑料/环氧树脂
80C196KC温度等级 COMMERCIAL
80C196KCADC通道 Yes
80C196KC地址总线宽度 16
80C196KC位数 16
80C196KC最大FCLK时钟频率 20 MHz
80C196KC微处理器类型 单片机
80C196KCPWM通道 Yes

文档预览

80C196KC器件文档内容

      8XC196KC 8XC196KC20
COMMERCIAL EXPRESS CHMOS

        MICROCONTROLLER

87C196KC 16 Kbytes of On-Chip OTPROM
83C196KC 16 Kbytes ROM
80C196KC ROMless

Y 16 and 20 MHz Available            Y Dynamically Configurable 8-Bit or
Y 488 Byte Register RAM                  16-Bit Buswidth
Y Register-to-Register Architecture
Y 28 Interrupt Sources 16 Vectors    Y Full Duplex Serial Port
Y Peripheral Transaction Server      Y High Speed I O Subsystem
Y 1 4 ms 16 x 16 Multiply (20 MHz)   Y 16-Bit Timer
Y 2 4 ms 32 16 Divide (20 MHz)       Y 16-Bit Up Down Counter with Capture
Y Powerdown and Idle Modes           Y 3 Pulse-Width-Modulated Outputs
Y Five 8-Bit I O Ports               Y Four 16-Bit Software Timers
Y 16-Bit Watchdog Timer              Y 8- or 10-Bit A D Converter with
Y Extended Temperature Available
                                         Sample Hold
                                     Y HOLD HLDA Bus Protocol
                                     Y OTPROM One-Time Programmable

                                         Version

The 80C196KC 16-bit microcontroller is a high performance member of the MCS 96 microcontroller family
The 80C196KC is an enhanced 80C196KB device with 488 bytes RAM 16 and 20 MHz operation and an
optional 16 Kbytes of ROM OTPROM Intel's CHMOS III process provides a high performance processor
along with low power consumption

The 87C196KC is an 80C196KC with 16 Kbytes on-chip OTPROM The 83C196KC is an 80C196KC with 16
Kbytes factory programmed ROM In this document the 80C196KC will refer to all products unless otherwise
stated

Four high-speed capture inputs are provided to record times when events occur Six high-speed outputs are
available for pulse or waveform generation The high-speed output can also generate four software timers or
start an A D conversion Events can be based on the timer or up down counter

With the commercial (standard) temperature option operational characteristics are guaranteed over the tem-
perature range of 0 C to a70 C With the extended (Express) temperature range option operational charac-
teristics are guaranteed over the temperature range of b40 C to a85 C Unless otherwise noted the specifi-
cations are the same for both options

See the Packaging information for extended temperature designators

Other brands and names are the property of their respective owners
Information in this document is provided in connection with Intel products Intel assumes no liability whatsoever including infringement of any patent or
copyright for sale and use of Intel products except as provided in Intel's Terms and Conditions of Sale for such products Intel retains the right to make
changes to these specifications at any time without notice Microcomputer Products may have minor variations to this specification known as errata

COPYRIGHT INTEL CORPORATION 1995     November 1994                  Order Number 270942-005
8XC196KC 8XC196KC20

                                                                                 270942 1

                                   Figure 1 8XC196KC Block Diagram
                                    IOC3 (0CH HWIN1 READ WRITE)

                                                                    270942 45

   NOTE
    RSV Reserved bits must be e 0

   Figure 2 8XC196KC New SFR Bit (CLKOUT Disable)

2
                                                                                                     8XC196KC 8XC196KC20

PROCESS INFORMATION                                                                    Table 2 8XC196KC Memory Map

This device is manufactured on PX29 5 or PX29 9 a                                      Description                 Address
CHMOS III process Additional process and reliabili-
ty information is available in Intel's Components                                 External Memory or I O           0FFFFH
Quality and Reliability Handbook Order Number                                                                      06000H
210997
                                                                                  Internal ROM OTPROM or External  5FFFH
                                                                                  Memory (Determined by EA)        2080H

                                                                                  Reserved Must contain FFH        207FH
                                                                                  (Note 5)                         205EH

                                                                                  PTS Vectors                      205DH
                                                                                                                   2040H

                                                                                  Upper Interrupt Vectors           203FH
                                                                                                                    2030H

                                                                                  ROM OTPROM Security Key           202FH
                                                                                                                    2020H

                                                                                  Reserved Must contain FFH        201FH
                                                                                  (Note 5)                         201AH

                                                                     270942 43  Reserved Must Contain 20H         2019H
                                                                                  (Note 5)
EXAMPLE N87C196KC is 68-Lead PLCC OTPROM
16 MHz                                                                            CCB                               2018H
For complete package dimensional data refer to the
Intel Packaging Handbook (Order Number 240800)                                    Reserved Must contain FFH         2017H
                                                                                  (Note 5)                          2014H

                                                                                  Lower Interrupt Vectors           2013H
                                                                                                                    2000H
NOTE
1 EPROMs are available as One Time Programmable                                   Port 3 and Port 4                1FFFH
(OTPROM) only                                                                                                      1FFEH

Figure 3 The 8XC196KC Family Nomenclature                                         External Memory                  1FFDH
                                                                                                                   0200H
Table 1 Thermal Characteristics

Package                                                                           488 Bytes Register RAM (Note 1)  01FFH
  Type                                                                                                             0018H
         ija     ijc

PLCC     35 C W  13 C W                                                           CPU SFR's (Notes 1 3 4)           0017H
                                                                                                                    0000H
QFP      55 C W  16 C W

SQFP     TBD     TBD                                                              NOTES
                                                                                  1 Code executed in locations 0000H to 01FFH will be
All thermal impedance data is approximate for static air                          forced external
conditions at 1W of power dissipation Values will change                          2 Reserved memory locations must contain 0FFH unless
depending on operation conditions and application See                             noted
the Intel Packaging Handbook (order number 240800) for a                          3 Reserved SFR bit locations must contain 0
description of Intel's thermal impedance test methodology                         4 Refer to 8XC196KC User's manual for SFR descriptions
                                                                                  5 WARNING Reserved memory locations must not be
                                                                                  written or read The contents and or function of these lo-
                                                                                  cations may change with future revisions of the device
                                                                                  Therefore a program that relies on one or more of these
                                                                                  locations may not function properly

                                                                                                                            3
8XC196KC 8XC196KC20

                                                    270942 2

                     Figure 4 68-Lead PLCC Package

4
                                       8XC196KC 8XC196KC20

                                       270942 40

Figure 5 S8XC196KC 80-Pin QFP Package

                                                    5
8XC196KC 8XC196KC20

                                                   270942 44

                     Figure 6 80-Pin SQFP Package

6
                  8XC196KC 8XC196KC20

PIN DESCRIPTIONS

  Symbol                                                 Name and Function
VCC
VSS       Main supply voltage (5V)
VREF
          Digital circuit ground (0V) There are multiple VSS pins all of which must be connected
ANGND     Reference voltage for the A D converter (5V) VREF is also the supply voltage to the analog
VPP       portion of the A D converter and the logic used to read Port 0 Must be connected for A D
XTAL1     and Port 0 to function
XTAL2
CLKOUT    Reference ground for the A D converter Must be held at nominally the same potential as
RESET     VSS
BUSWIDTH  Timing pin for the return from powerdown circuit This pin also supplies the programming
          voltage on the EPROM device
NMI
INST      Input of the oscillator inverter and of the internal clock generator

EA        Output of the oscillator inverter

ALE ADV   Output of the internal clock generator The frequency of CLKOUT is the oscillator
          frequency
RD
WR WRL    Reset input and open drain output

BHE WRH   Input for buswidth selection If CCR bit 1 is a one this pin selects the bus width for the bus
          cycle in progress If BUSWIDTH is a 1 a 16-bit bus cycle occurs If BUSWIDTH is a 0 an
READY     8-bit cycle occurs If CCR bit 1 is a 0 the bus is always an 8-bit bus
HSI
HSO       A positive transition causes a vector through 203EH
Port 0
Port 1    Output high during an external memory read indicates the read is an instruction fetch INST
Port 2    is valid throughout the bus cycle INST is activated only during external memory accesses
          and output low for a data fetch

          Input for memory select (External Access) EA equal high causes memory accesses to
          locations 2000H through 5FFFH to be directed to on-chip ROM EPROM EA equal to low
          causes accesses to those locations to be directed to off-chip memory Also used to enter
          programming mode

          Address Latch Enable or Address Valid output as selected by CCR Both pin options
          provide a signal to demultiplex the address from the address data bus When the pin is
          ADV it goes inactive high at the end of the bus cycle ALE ADV is activated only during
          external memory accesses

          Read signal output to external memory RD is activated only during external memory reads

          Write and Write Low output to external memory as selected by the CCR WR will go low for
          every external write while WRL will go low only for external writes where an even byte is
          being written WR WRL is activated only during external memory writes

          Bus High Enable or Write High output to external memory as selected by the CCR BHE will
          go low for external writes to the high byte of the data bus WRH will go low for external
          writes where an odd byte is being written BHE WRH is activated only during external
          memory writes

          Ready input to lengthen external memory cycles for interfacing to slow or dynamic memory
          or for bus sharing When the external memory is not being used READY has no effect

          Inputs to High Speed Input Unit Four HSI pins are available HSI 0 HSI 1 HSI 2 and HSI 3
          Two of them (HSI 2 and HSI 3) are shared with the HSO Unit

          Outputs from High Speed Output Unit Six HSO pins are available HSO 0 HSO 1 HSO 2
          HSI 3 HSO 4 and HSO 5 Two of them (HSO 4 and HSO 5) are shared with the HSI Unit

          8-bit high impedance input-only port These pins can be used as digital inputs and or as
          analog inputs to the on-chip A D converter

          8-bit quasi-bidirectional I O port

          8-bit multi-functional port All of its pins are shared with other functions in the 80C196KC
          Pins 2 6 and 2 7 are quasi-bidirectional

                                                                                                         7
8XC196KC 8XC196KC20

PIN DESCRIPTIONS (Continued)

      Symbol                                                     Name and Function
   Ports 3 and 4
   HOLD           8-bit bidirectional I O ports with open drain outputs These pins are shared with the
   HLDA           multiplexed address data bus which has strong internal pullups
   BREQ
   PMODE          Bus Hold input requesting control of the bus
   PACT
   CPVER          Bus Hold acknowledge output indicating release of the bus
   PALE
                  Bus Request output activated when the bus controller has a pending external memory
   PROG           cycle
   PVER
   AINC           Determines the EPROM programming mode

                  A low signal in Auto Programming mode indicates that programming is in process A high
                  signal indicates programming is complete

                  Cummulative Program Output Verification Pin is high if all locations have programmed
                  correctly since entering a programming mode

                  A falling edge in Slave Programming Mode and Auto Configuration Byte Programming Mode
                  indicates that ports 3 and 4 contain valid programming address command information
                  (input to slave)

                  A falling edge in Slave Programming Mode indicates that ports 3 and 4 contain valid
                  programming data (input to slave)

                  A high signal in Slave Programmig Mode and Auto Configuration Byte Programming Mode
                  indicates the byte programmed correctly

                  Auto Increment Active low input signal indicates that the auto increment mode is enabled
                  Auto Increment will allow reading or writing of sequential EPROM locations without address
                  transactions across the PBUS for each read or write

8
                                                                            8XC196KC 8XC196KC20

ELECTRICAL CHARACTERISTICS                                   NOTICE This is a production data sheet It is valid for
ABSOLUTE MAXIMUM RATINGS                                     the devices indicated in the revision history The
                                                             specifications are subject to change without notice
Ambient Temperature          b55 C to a125 C
   Under Bias                b65 C to a150 C                 WARNING Stressing the device beyond the ``Absolute
                             b0 5V to a7 0V(1)              Maximum Ratings'' may cause permanent damage
Storage Temperature                                         These are stress ratings only Operation beyond the
                                          a13 00V           ``Operating Conditions'' is not recommended and ex-
Voltage On Any Pin to VSS                   1 5W(2)         tended exposure beyond the ``Operating Conditions''
Voltage from EA or                                          may affect device reliability

   VPP to VSS or ANGND
Power Dissipation

NOTE

1 This includes VPP and EA on ROM or CPU only devices
2 Power dissipation is based on package heat transfer lim-

itations not device power consumption

OPERATING CONDITIONS

Symbol                       Description                             Min        Max    Units
                                                                       0        a70       C
TA      Ambient Temperature Under Bias Commercial Temp                          a85       C
TA      Ambient Temperature Under Bias Extended Temp                b40         5 50     V
VCC     Digital Supply Voltage                                       4 50       5 50     V
VREF    Analog Supply Voltage                                        4 00   VSS a 0 4
ANGND   Analog Ground Voltage                                    VSS b 0 4       16     V(1)
                                                                                 20    MHz
FOSC    Oscillator Frequency (8XC196KC)                                8               MHz
FOSC    Oscillator Frequency (8XC196KC20)                              8

NOTE
1 ANGND and VSS should be nominally at the same potential

DC CHARACTERISTICS (Over Specified Operating Conditions)

Symbol  Description                        Min              Typ  Max        Units  Test Conditions
                                                                              V
VIL     Input Low Voltage                   b0 5                      08      V    VCC e 5 0V
VIH     Input High Voltage (Note 1)   0 2 VCC a 1 0              VCC a 0 5    V    IOL e 200 mA
VIH1    Input High Voltage on XTAL 1                             VCC a 0 5    V    IOL e 2 8 mA
VIH2    Input High Voltage on RESET       0 7 VCC                VCC a 0 5   mV    IOL e 7 mA
VHYS    Hysteresis on RESET                  22                               V    IOL e a0 4 mA
VOL     Output Low Voltage                   300                      03      V
                                                                     0 45     V    IOH e b200 mA
                                                                      15           IOH e b3 2 mA
                                                                              V    IOH e b7 mA
VOL1    Output Low Voltage                                       08
        in RESET on P2 5 (Note 2)                                             V
                                                                              V
VOH     Output High Voltage               VCC b 0 3                           V
                                          VCC b 0 7
        (Standard Outputs)                VCC b 1 5

                                                                                                    9
8XC196KC 8XC196KC20

DC CHARACTERISTICS (Over Specified Operating Conditions) (Continued)

Symbol  Description                           Min Typ Max Units                      Test Conditions

VOH1    Output High Voltage                   VCC b 0 3                               V IOH e b10 mA
IOH1    (Quasi-bidirectional Outputs)         VCC b 0 7                               V IOH e b30 mA
                                              VCC b 1 5                               V IOH e b60 mA
        Logical 1 Output Current in Reset
        on P2 0 Do not exceed this               b0 8                                mA VIH e VCC b 1 5V
        or device may enter test modes

IIL2    Logical 0 Input Current in Reset                               TBD mA VIN e 0 45V

        on P2 0 Maximum current that

        must be sunk by external

        device to ensure test mode entry

IIH1    Logical 1 Input Current                                        a200 mA VIN e VCC e 2 4V

        Maximum current that external

        device must source to initiate NMI

ILI     Input Leakage Current (Std Inputs)                             g10 mA 0 k VIN k VCC b 0 3V
ILI1    Input Leakage Current (Port 0)
ITL     1 to 0 Transition Current (QBD Pins)                           g3 mA 0 k VIN k VREF
IIL     Logical 0 Input Current (QBD Pins)
IIL1    Ports 3 and 4 in Reset                                         b650 mA VIN e 2 0V
ICC     Active Mode Current in Reset
        (8XC196KC)                                                     b70 mA VIN e 0 45V
ICC
        Active Mode Current in Reset                                   b70 mA VIN e 0 45V
IIDLE   (8XC196KC20)
                                                               65 75 mA XTAL1 e 16 MHz
        Idle Mode Current (8XC196KC)                                                     VCC e VPP e VREF e 5 5V

                                                               80 92 mA XTAL1 e 20 MHz
                                                                                         VCC e VPP e VREF e 5 5V

                                                               17 25 mA XTAL1 e 16 MHz
                                                                                         VCC e VPP e VREF e 5 5V

IIDLE Idle Mode Current (8XC196KC20)                           21 30 mA XTAL1 e 20 MHz
                                                                                         VCC e VPP e VREF e 5 5V

IPD     Powerdown Mode Current                                 8 15 mA VCC e VPP e VREF e 5 5V

IREF A D Converter Reference Current                           2       5             mA VCC e VPP e VREF e 5 5V

RRST Reset Pullup Resistor                    6K                       65K X VCC e 5 5V VIN e 4 0V

CS      Pin Capacitance (Any Pin to VSS)                               10 pF

NOTES

1 All pins except RESET and XTAL1

2 Violating these specifications in Reset may cause the part to enter test modes

3 Commercial specifications apply to express parts except where noted

4 QBD (Quasi-bidirectional) pins include Port 1 P2 6 and P2 7

5 Standard Outputs include AD015 RD WR ALE BHE INST HSO pins PWM P2 5 CLKOUT RESET Ports 3 and 4

TXD P2 0 and RXD (in serial mode 0) The VOH specification is not valid for RESET Ports 3 and 4 are open-drain outputs
6 Standard Inputs include HSI pins READY BUSWIDTH RXD P2 1 EXTINT P2 2 T2CLK P2 3 and T2RST P2 4

7 Maximum current per pin must be externally limited to the following values if VOL is held above 0 45V or VOH is held
below VCC b 0 7V

         IOL on Output pins 10 mA
         IOH on quasi-bidirectional pins self limiting
         IOH on Standard Output pins 10 mA
8 Maximum current per bus pin (data and control) during normal operation is g3 2 mA

9 During normal (non-transient) conditions the following total current limits apply

Port 1 P2 6         IOL 29 mA                 IOH is self limiting
HSO P2 0 RXD RESET  IOL 29 mA                 IOH 26 mA
P2 5 P2 7 WR BHE    IOL 13 mA                 IOH 11 mA
AD0 AD15          IOL 52 mA                 IOH 52 mA
RD ALE INSTCLKOUT  IOL 13 mA                 IOH 13 mA

10
                                                                                       8XC196KC 8XC196KC20

                                                                                       270942 17

ICC Max e 4 13 c Frequency a 9 mA
ICC Typ e 3 50 c Frequency a 9 mA
IIDLE Max e 1 25 c Frequency a 5 mA
IIDLE Typ e 0 88 c Frequency a 3 mA

NOTE
Frequencies below 8 MHz are shown for reference only no testing is performed

                                             Figure 7 ICC and IIDLE vs Frequency

AC CHARACTERISTICS

For use over specified operating conditions

Test Conditions Capacitive load on all pins e 100 pF Rise and fall times e 10 ns FOSC e 16 MHz

The system must meet these specifications to work with the 80C196KC

Symbol  Description                        Min                                    Max               Units   Notes
                                                                                                      ns
TAVYV   Address Valid to READY Setup                       2 TOSC b 68                                ns   (Note 1)
TYLYH   Non READY Time                          No upper limit                                        ns   (Note 1)
TCLYX   READY Hold after CLKOUT Low                                                                   ns
TLLYX   READY Hold after ALE Low                 0                       TOSC b 30                    ns   (Note 2)
TAVGV   Address Valid to Buswidth Setup    TOSC b 15                    2 TOSC b 40                   ns   (Note 2)
TCLGX   Buswidth Hold after CLKOUT Low                                  2 TOSC b 68                   ns
TAVDV   Address Valid to Input Data Valid        0                                                    ns
TRLDV   RD Active to Input Data Valid                                                                 ns
TCLDV   CLKOUT Low to Input Data Valid                    3 TOSC b 55                                 ns
TRHDZ   End of RD to Input Data Float                      TOSC b 22                                  ns
TRXDX   Data Hold after RD Inactive                        TOSC b 45

                                                               TOSC
                                           0

NOTES
1 If max is exceeded additional wait states will occur
2 If wait states are used add 2 TOSC N where N e number of wait states

                                                                                                           11
8XC196KC 8XC196KC20

AC CHARACTERISTICS (Continued)

For user over specified operating conditions

Test Conditions Capacitive load on all pins e 100 pF Rise and fall times e 10 ns FOSC e 16 MHz

The 80C196KC will meet these specifications

Symbol  Description                          Min           Max     Units                                    Notes
                                                                   MHz                                     (Note 1)
FXTAL   Frequency on XTAL1 (8XC196KC)        8             16      MHz                                     (Note 1)
FXTAL   Frequency on XTAL1 (8XC196KC20)                              ns
TOSC    I FXTAL (8XC196KC)                   8             20        ns                                    (Note 4)
TOSC    I FXTAL (8XC196KC20)                                         ns
TXHCH   XTAL1 High to CLKOUT High or Low     62 5          125       ns                                    (Note 4)
TCLCL   CLKOUT Cycle Time                                            ns                                    (Note 2)
TCHCL   CLKOUT High Period                   50            125       ns
TCLLH   CLKOUT Falling Edge to ALE Rising                            ns                                    (Note 4)
TLLCH   ALE Falling Edge to CLKOUT Rising    a20           a110      ns                                    (Note 4)
TLHLH   ALE Cycle Time                                               ns                                    (Note 2)
TLHLL   ALE High Period                            2 TOSC                                                  (Note 3)
TAVLL   Address Setup to ALE Falling Edge                            ns                                    (Note 3)
TLLAX   Address Hold after ALE Falling Edge  TOSC b 10  TOSCa15      ns
TLLRL   ALE Falling Edge to RD Falling Edge                          ns
TRLCL   RD Low to CLKOUT Falling Edge        b5            a15       ns
TRLRH   RD Low Period                                                ns
TRHLH   RD Rising Edge to ALE Rising Edge    b20           a15       ns
TRLAZ   RD Low to Address Float                                      ns
TLLWL   ALE Falling Edge to WR Falling Edge    4 TOSC   TOSCa10      ns
TCLWL   CLKOUT Low to WR Falling Edge        TOSC b 10     a30
TQVWH   Data Stable to WR Rising Edge        TOSC b 15               ns
TCHWH   CLKOUT High to WR Rising Edge        TOSC b 35               ns
TWLWH   WR Low Period                        TOSC b 30               ns
TWHQX   Data Hold after WR Rising Edge                               ns
TWHLH   WR Rising Edge to ALE Rising Edge         a4                 ns
TWHBX   BHE INST after WR Rising Edge                                ns
TWHAX   AD815 HOLD after WR Rising          TOSC b 5   TOSC a 25    ns
TRHBX   BHE INST after RD Rising Edge           TOSC         a5      ns
TRHAX   AD815 HOLD after RD Rising
                                             TOSC b 10     a25
                                                   0

                                             TOSC b 23     a15
                                                  b5

                                             TOSC b 20  TOSC a 15
                                             TOSC b 25
                                             TOSC b 10
                                             TOSC b 10
                                             TOSC b 30
                                             TOSC b 10
                                             TOSC b 25

NOTES
1 Testing performed at 8 MHz However the device is static by design and will typically operate below 1 Hz
2 Assuming back-to-back bus cycles
3 8-Bit bus only
4 If wait states are used add 2 TOSC N where N e number of wait states

12
                    8XC196KC 8XC196KC20

System Bus Timings

                    270942 18

                                13
8XC196KC 8XC196KC20
READY Timings (One Wait State)

Buswidth Timings                270942 20
                                270942 35
14
                                                          8XC196KC 8XC196KC20

HOLD HLDA Timings

Symbol                          Description          Min  Max  Units   Notes
        HOLD Setup                                   a55         ns   (Note 1)
THVCH   CLKOUT Low to HLDA Low                       b15  a15    ns
TCLHAL  CLKOUT Low to BREQ Low                       b15  a15    ns
TCLBRL  HLDA Low to Address Float                         a15    ns
THALAZ  HLDA Low to BHE INST RD WR Weakly Driven     b15  a20    ns
THALBZ  CLKOUT Low to HLDA High                      b15  a15    ns
TCLHAH  CLKOUT Low to BREQ High                      b15  a15    ns
TCLBRH  HLDA High to Address No Longer Float         b10         ns
THAHAX  HLDA High to BHE INST RD WR Valid            b5   a15    ns
THAHBV  CLKOUT Low to ALE High                            a15    ns
TCLLH

NOTE
1 To guarantee recognition at next clock

DC SPECIFICATIONS IN HOLD

        Description                       Min  Max                     Units
                                               250K       VCC e 5 5V VIN e 0 45V
Weak Pullups on ADV RD                    50K
                                               50K        VCC e 5 5V VIN e 2 4
WR WRL BHE

Weak Pulldowns on                         10K

ALE INST

                                                                                  15
8XC196KC 8XC196KC20

                     Maximum Hold Latency                               270942 36

                     Bus Cycle Type                                     Units
                                                                        MHz
                     Internal Execution               1 5 States          ns
                                                                          ns
                     16-Bit External Execution        2 5 States          ns
                                                                          ns
                     8-Bit External Execution         4 5 States          ns

EXTERNAL CLOCK DRIVE (8XC196KC)

    Symbol           Parameter                  Min               Max

    1 TXLXL  Oscillator Frequency                 8               16 0
    TXLXL    Oscillator Period                  62 5              125
    TXHXX    High Time                           20
    TXLXX    Low Time                            20                10
    TXLXH    Rise Time                                             10
    TXHXL    Fall Time

16
                                                                                          8XC196KC 8XC196KC20

EXTERNAL CLOCK DRIVE (8XC196KC20)

Symbol   Parameter                                                                   Min  Max                               Units

1 TXLXL  Oscillator Frequency                                                        8    20 0                              MHz

TXLXL    Oscillator Period                                                           50   125                               ns

TXHXX    High Time                                                                   17                                     ns

TXLXX    Low Time                                                                    17                                     ns

TXLXH    Rise Time                                                                        8                                 ns

TXHXL    Fall Time                                                                        8                                 ns

EXTERNAL CLOCK DRIVE WAVEFORMS

EXTERNAL CRYSTAL CONNECTIONS                                                                                                                     270942 21

                                                                                     EXTERNAL CLOCK CONNECTIONS

                                                                        270942 41                                         270942 42

  NOTE                                                                                 NOTE
  Keep oscillator components close to chip and use                                       Required if TTL driver used
  short direct traces to XTAL1 XTAL2 and VSS When                                        Not needed if CMOS driver is used
  using crystals C1 e C2 20 pF When using ceramic
  resonators consult manufacturer for recommended cir-                               FLOAT WAVEFORMS
  cuitry

AC TESTING INPUT OUTPUT WAVEFORMS

                                                                     270942 22                                                                          270942 23
AC Testing inputs are driven at 2 4V for a Logic ``1'' and 0 45V for                 For Timing Purposes a Port Pin is no Longer Floating when a
a Logic ``0'' Timing measurements are made at 2 0V for a Logic                       150 mV change from Load Voltage Occurs and Begins to Float
``1'' and 0 8V for a Logic ``0''                                                     when a 150 mV change from the Loaded VOH VOL Level occurs
                                                                                     IOL IOH e g15 mA

                                                                                                                                                              17
8XC196KC 8XC196KC20

EXPLANATION OF AC SYMBOLS

Each symbol is two pairs of letters prefixed by ``T'' for time The characters in a pair indicate a signal and its
condition respectively Symbols represent the time between the two signal condition points

Conditions           Signals                                 L ALE ADV
H High               A Address                               BR BREQ
L Low                B BHE                                   R RD
V Valid              C CLKOUT                                W WR WRH WRL
X No Longer Valid    D DATA                                  X XTAL1
Z Floating           G Buswidth                              Y READY
                     H HOLD                                  Q Data Out
                     HA HLDA

AC CHARACTERISTICS SERIAL PORT SHIFT REGISTER MODE

SERIAL PORT TIMING SHIFT REGISTER MODE (MODE 0)

Symbol               Parameter                          Min               Max     Units
                                                                     4 TOSC a50     ns
TXLXL   Serial Port Clock Period (BRR t 8002H)             6 TOSC    2 TOSC a50     ns
TXLXH                                                   4 TOSC b50
        Serial Port Clock Falling Edge                               2 TOSC a 50    ns
        to Rising Edge (BRR t 8002H)                                     1 TOSC     ns

TXLXL   Serial Port Clock Period (BRR e 8001H)             4 TOSC                   ns
TXLXH                                                   2 TOSC b50                  ns
        Serial Port Clock Falling Edge                                              ns
        to Rising Edge (BRR e 8001H)                                                ns
                                                                                    ns
TQVXH   Output Data Setup to Clock Rising Edge          2 TOSC b 50                 ns
TXHQX   Output Data Hold after Clock Rising Edge        2 TOSC b 50
TXHQV   Next Output Data Valid after Clock Rising Edge
TDVXH   Input Data Setup to Clock Rising Edge            TOSC a50
TXHDX   Input Data Hold after Clock Rising Edge                0
TXHQZ   Last Clock Rising to Output Float

WAVEFORM SERIAL PORT SHIFT REGISTER MODE

SERIAL PORT WAVEFORM SHIFT REGISTER MODE (MODE 0)

                                                                                                                                                                               270942 24

18
                                                                          8XC196KC 8XC196KC20

A to D CHARACTERISTICS

The A D converter is ratiometric so absolute accuracy is dependent on the accuracy and stability of VREF

10-BIT MODE A D OPERATING CONDITIONS

Symbol                            Description                       Min      Max       Units
                                                                      0      a70          C
TA                 Ambient Temperature Commercial Temp                       a85          C
TA                 Ambient Temperature Extended Temp                b40      5 50        V
VCC                Digital Supply Voltage                           4 50     5 50        V
VREF               Analog Supply Voltage                            4 00
TSAM               Sample Time                                       10       20       ms(1)
TCONV              Conversion Time                                   10      16 0      ms(1)
FOSC               Oscillator Frequency (8XC196KC)                   80      20 0      MHz
FOSC               Oscillator Frequency (8XC196KC20)                 80                MHz

NOTE

ANGND and VSS should nominally be at the same potential 0 00V
1 The value of AD TIME is selected to meet these specifications

10-BIT MODE A D CHARACTERISTICS (Over Specified Operating Conditions)

       Parameter                  Typical(1)   Minimum              Maximum  Units     Notes

Resolution                                     1024                 1024     Levels     12
                                                10                   10       Bits        1
                                                                                          1
Absolute Error                                                   0  g3       LSBs         4

Full Scale Error                  0 25 g 0 5                                 LSBs       56

Zero Offset Error                 0 25 g 0 5                                 LSBs

Non-Linearity                     10g20                          0  g3       LSBs

Differential Non-Linearity Error               lb1                  a2       LSBs

Channel-to-Channel Matching       g0 1                           0  g1       LSBs

Repeatability                     g0 25                                      LSBs

Temperature Coefficients          0 009                                      LSB C
   Offset                         0 009                                      LSB C
   Full Scale                     0 009                                      LSB C
   Differential Non-Linearity

Off Isolation                                  b60                                 dB

Feedthrough                       b60                                              dB

VCC Power Supply Rejection        b60                                              dB

Input Series Resistance                        750                  1 2K           X

Voltage on Analog Input Pin                    ANGND b 0 5 VREF a 0 5              V
DC Input Leakage
                                                                 0  g3 0           mA

Sampling Capacitor                3                                                pF

NOTES
An ``LSB'' as used here has a value of approxiimately 5 mV (See Embedded Microcontrollers and Processors Handbook
for A D glossary of terms)
1 These values are expected for most parts at 25 C but are not tested or guaranteed
2 DC to 100 KHz
3 Multiplexer Break-Before-Make is guaranteed
4 Resistance from device pin through internal MUX to sample capacitor
5 These values may be exceeded if the pin current is limited to g2 mA
6 Applying voltages beyond these specifications will degrade the accuracy of all channels being converted
7 All conversions performed with processor in IDLE mode

                                                                                                                                                19
8XC196KC 8XC196KC20

8-BIT MODE A D OPERATING CONDITIONS

    Symbol                            Description                Min         Max     Units
                                                                   0         a70        C
    TA                 Ambient Temperature Commercial Temp                   a85        C
    TA                 Ambient Temperature Extended Temp         b40         5 50      V
    VCC                Digital Supply Voltage                    4 50        5 50      V
    VREF               Analog Supply Voltage                     4 00
    TSAM               Sample Time                                10          20     ms(1)
    TCONV              Conversion Time                                       16 0    ms(1)
    FOSC               Oscillator Frequency (8XC196KC)             7         20 0    MHz
    FOSC               Oscillator Frequency (8XC196KC20)          80                 MHz
                                                                  80

NOTE

ANGND and VSS should nominally be at the same potential 0 00V
1 The value of AD TIME is selected to meet these specifications

8-BIT MODE A D CHARACTERISTICS (Over Specified Operating Conditions)

            Parameter                 Typical      Minimum       Maximum     Units   Notes

    Resolution                                     256           256         Levels   23
                                                                                        2
                                                   8             8           Bits       2
                                                                                        4
    Absolute Error                                 0             g1          LSBs
                                                                                      56
    Full Scale Error                  g0 5                                   LSBs

    Zero Offset Error                 g0 5                                   LSBs

    Non-Linearity                                  0             g1          LSBs

    Differential Non-Linearity Error               lb1           a1          LSBs

    Channel-to-Channel Matching                                  g1          LSBs

    Repeatability                     g0 25                                  LSBs

    Temperature Coefficients          0 003                                  LSB C
       Offset                         0 003                                  LSB C
       Full Scale                     0 003                                  LSB C
       Differential Non-Linearity

    Off Isolation                                  b60                       dB

    Feedthrough                       b60                                    dB

    VCC Power Supply Rejection        b60                                    dB

    Input Series Resistance                        750           1 2K        Xs

    Voltage on Analog Input Pin                    VSS b 0 5     VREF a 0 5  V
    DC Input Leakage
                                                   0             g3 0        mA

    Sampling Capacitor                3                                      pF

NOTES
An ``LSB'' as used here has a value of approximately 20 mV (See Embedded Microcontrollers and Processors Handbook
for A D glossary of terms)
1 These values are expected for most parts at 25 C but are not tested or guaranteed
2 DC to 100 KHz
3 Multiplexer Break-Before-Make is guaranteed
4 Resistance from device pin through internal MUX to sample capacitor
5 These values may be exceeded if pin current is limited to g2 mA
6 Applying voltages beyond these specifications will degrade the accuracy of all channels being converted
7 All conversions performed with processor in IDLE mode

20
                                                                    8XC196KC 8XC196KC20

EPROM SPECIFICATIONS

OPERATING CONDITIONS DURING PROGRAMMING

Symbol                Description                             Min                       Max    Units
                                                               20                         30     C
TA        Ambient Temperature During Programming              45                         55     V(1)
VCC       Supply Voltage During Programming                   45                         55     V(1)
VREF      Reference Supply Voltage During Programming        12 25                      12 75   V(2)
VPP       Programming Voltage                                12 25                      12 75   V(2)
VEA       EA Pin Voltage                                      60                         80
FOSC      Oscillator Frequency During Auto and Slave                                           MHz
          Mode Programming                                    60                        16 0
                                                                                               MHz
FOSC      Oscillator Frequency During                         60                        20 0
          Run-Time Programming (8XC196KC)                                                      MHz

FOSC      Oscillator Frequency During
          Run-Time Programming (8XC196KC20)

NOTES

1 VCC and VREF should nominally be at the same voltage during programming
2 VPP and VEA must never exceed the maximum specification or the device may be damaged
3 VSS and ANGND should nominally be at the same potential (0V)
4 Load capacitance during Auto and Slave Mode programming e 150 pF

AC EPROM PROGRAMMING CHARACTERISTICS

Symbol    Description                                  Min          Max                        Units
                                                                     50
TSHLL     Reset High to First PALE Low                 1100          50                        TOSC
TLLLH     PALE Pulse Width                              50                                     TOSC
TAVLL     Address Setup Time                             0          220                        TOSC
TLLAX     Address Hold Time                            100                                     TOSC
TPLDV     PROG Low to Word Dump Valid                                                          TOSC
TPHDX     Word Dump Data Hold                            0                                     TOSC
TDVPL     Data Setup Time                              400                                     TOSC
TPLDX     Data Hold Time                                50                                     TOSC
TPLPH(1)  PROG Pulse Width                             220                                     TOSC
TPHLL     PROG High to Next PALE Low                   220                                     TOSC
TLHPL     PALE High to PROG Low                        220                                     TOSC
TPHPL     PROG High to Next PROG Low                                                           TOSC
TPHIL     PROG High to AINC Low                          0                                     TOSC
TILIH     AINC Pulse Width                             240                                     TOSC
TILVH     PVER Hold after AINC Low                      50                                     TOSC
TILPL     AINC Low to PROG Low                         170                                     TOSC
TPHVL     PROG High to PVER Valid                                                              TOSC

NOTE
1 This specification is for the Word Dump Mode For programming pulses use the Modified Quick Pulse Algorithm See
user's manual for further information

                                                                                                                                                21
8XC196KC 8XC196KC20

DC EPROM PROGRAMMING CHARACTERISTICS

Symbol                      Description        Min       Max        Units

IPP     VPP Supply Current (When Programming)            100        mA

NOTE

Do not apply VPP until VCC is stable and within specifications and the oscillator clock has stabilized or the device may be
damaged

EPROM PROGRAMMING WAVEFORMS

SLAVE PROGRAMMING MODE DATA PROGRAM MODE WITH SINGLE PROGRAM PULSE

                                                                    270942 27

  NOTE
  P3 0 must be high (``1'')

SLAVE PROGRAMMING MODE IN WORD DUMP WITH AUTO INCREMENT

                                                                    270942 28

  NOTE
  P3 0 must be low (``0'')

22
                                                    8XC196KC 8XC196KC20

SLAVE PROGRAMMING MODE TIMING IN DATA PROGRAM
WITH REPEATED PROG PULSE AND AUTO INCREMENT

                                                    270942 29

8XC196KB TO 8XC196KC DESIGN                         4 ONCE Mode Entry The ONCE mode is entered
CONSIDERATIONS                                          on the 8XC196KC by driving the TXD pin low on
                                                        the rising edge of RESET The TXD pin is held
1 Memory Map The 8XC196KC has 512 bytes of              high by a pullup that is specified by IOH1 This
    RAM SFRs and an optional 16K of                     Pullup must not be overridden or the 8XC196KC
    ROM OTPROM The extra 256 bytes of RAM will          will enter the ONCE mode
    reside in locations 100H1FFH and the extra 8K
    of ROM OTPROM will reside in locations          5 During the bus HOLD state the 8XC196KC
    4000H5FFFH These locations are external            weakly holds RD WR ALE BHE and INST in
    memory on the 8XC196KB                              their inactive states The 8XC196KB only holds
                                                        ALE in its inactive state
2 The CDE pin on the KB has become a VSS pin on
    the KC to support 16 20 MHz operation           6 A RESET pulse from the 8XC196KC is 16 states
                                                        rather than 4 states as on the 8XC196KB (i e a
3 EPROM programming The 8XC196KC has a dif-             watchdog timer overflow) This provides a longer
    ferent programming algorithm to support 16K of      RESET pulse for other devices in the system
    on-board memory When performing Run-Time
    Programming use the section of code in the      8XC196KC ERRATA
    8XC196KC User's Guide
                                                    1 Missed EXTINT on P0 7

                                                        The 80C196KC20 could possibly miss an
                                                        EXTINT on P0 7 See techbit MC0893
                                                    2 HSI MODE divide-by-eight
                                                        See Faxback 2192
                                                    3 IPD hump
                                                        See Faxback 2311

                                                                 23
8XC196KC 8XC196KC20

DATA SHEET REVISION HISTORY

This data sheet is valid for devices with a ``H'' ``L'' or ``M'' at the end of the topside tracking number The
topside tracking number consists of nine characters and is the second line on the top side of the device Data
sheets are changed as new device information becomes available Verify with your local Intel sales office that
you have the latest version before finalizing a design or ordering devices

The following are differences between the 270942-004 and 270942-005 datasheets
1 Removed ``Word Addressable Only'' from Port 3 and 4 in Table 2
2 Renamed PVAL to CPVER
3 Removed TLLYV and TLLGV from the waveform diagrams
4 Added HSI MODE divide-by-eight and IPD hump to 8XC196KC errata

The following are important differences between the 270942-002 and 270942-004 data sheets
1 NMI during PTS QBD port glitch and Divide HOLD READY erratas were fixed and have been removed

     from the data sheet The HSI errata is also removed as this is now considered normal operation
2 Combined 16 and 20 MHz data sheets Data sheet 270924-001 (20 MHz) is now obsolete
3 Added 80-lead SQFP package pinout
4 Added documentation for CLKOUT disable bit
5 iJA for QFP package was changed to 55 C W from 42 C W
6 iJC for QFP package was changed to 16 C W from TBD C W
7 TSAM (MIN) in 10-bit mode was changed to 1 0 ms from 3 0 ms
8 TSAM (MIN) in 8-bit mode was changed to 1 0 ms from 2 0 ms
9 IIL1 specification for port 2 0 was renamed IIL2
10 IIL2 (MAX) is changed to TBD from b 6 mA
11 IIH1 (MAX) is changed to a200 mA from a100 mA
12 IIH1 test condition changes to VIN e 2 4V from VIN e 5 5V
13 VHYS is changed to 300 mV from 150 mV
14 ICC (TYP) at 16 MHz is changed to 65 mA from 50 mA
15 ICC (MAX) at 16 MHz is changed to 75 mA from 70 mA
16 ICC (TYP) at 20 MHz is changed to 80 mA from 60 mA
17 ICC (MAX) at 20 MHz is changed to 92 mA from 86 mA
18 IIDLE (TYP) at 16 MHz is changed to 17 mA from 15 mA
19 IIDLE (MAX) at 16 MHz is changed to 25 mA from 30 mA
20 IIDLE (TYP) at 20 MHz is changed to 21 mA from 15 mA
21 IIDLE (MAX) at 20 MHz is changed to 30 mA from 35 mA
22 IPD (TYP) at 16 MHz is changed to 8 mA from 15 mA
23 IPD (MAX) at 16 MHz is changed to 15 mA from TBD
24 IPD (TYP) at 20 MHz is changed to 8 mA from 18 mA
25 IPD (MAX) at 20 MHz is changed to 15 mA from TBD
26 TCLDV (MAX) is changed to TOSC b45 ns from TOSC b 50 ns
27 TLLAX (MIN) is changed to TOSC b35 ns from TOSC b 40 ns
28 TCHWH (MIN) is changed to b5 ns from b10 ns
29 TRHAX (MIN) is changed to TOSC b 25 ns from TOSC b 30 ns
30 THALAZ (MAX) is changed to a15 ns from a10 ns
31 THALBZ (MAX) is changed to a20 ns from a15 ns

24
                                                                                               8XC196KC 8XC196KC20
32 THAHBV (MAX) is now specified at a15 ns was formerly unspecified
33 The TLLYV and TLLGV specifications were removed These specifications are not required in high-speed

     systems designs
34 Added EXTINT P0 7 errata to Errata section
The following are the important differences between the -001 and -002 versions of data sheet 270942
1 Express and Commercial devices are combined into one data sheet The Express only data sheet

     270794-001 is obsolete
2 Removed KB KC feature set differences pin definition table and SFR locations and bitmaps
3 Added programming pin function to package drawings and pin descriptions
4 Changed absolute maximum temperature under bias from 0 C to a70 C to b55 C to a125 C
5 Replaced VOH2 specification with IOH1 and IIL1 specifications
6 Added IIH1 specification for NMI pulldown resistors
7 Added maximum hold latency table
8 Added external oscillator and external clock circuit drawings
9 Changed Clock Drive TXHXX and TXLXX Min spec to 20 ns
10 Fixed Serial Port TXLXH specification
11 Added 8- and 10-bit mode A D operating conditions tables
12 Specified operating range for sample and convert times
13 Added specification for voltage on analog input pin
14 Put operating conditions for EPROM programming into tabular format

                                                                                                                                                25
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

80C196KC器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved