电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

74LVX574MTC

器件型号:74LVX574MTC
器件类别:逻辑门   
文件大小:94.85KB,共0页
厂商名称:FAIRCHILD [Fairchild Semiconductor]
厂商官网:http://www.fairchildsemi.com/
下载文档

器件描述

LV/LV-A/LVX/H SERIES, 8-BIT DRIVER, TRUE OUTPUT,

LV/LV-A/LVX/H系列, 8位 驱动, 实输出,

参数

74LVX574MTC功能数量 1
74LVX574MTC端口数 2
74LVX574MTC端子数量 20
74LVX574MTC最小工作温度 -40 Cel
74LVX574MTC最大工作温度 85 Cel
74LVX574MTC额定供电电压 2.7
74LVX574MTC最小供电/工作电压 2 V
74LVX574MTC最大供电/工作电压 3.6 V
74LVX574MTC加工封装描述 5.30 MM, LEAD FREE, EIAJ TYPE2, SOP-20
74LVX574MTC欧盟RoHS规范 Yes
74LVX574MTC状态 Active
74LVX574MTC逻辑IC类型 BUS DRIVER
74LVX574MTC系列 LV/LV-A/LVX/H
74LVX574MTCjesd_30_code R-PDSO-G20
74LVX574MTCjesd_609_code e3
74LVX574MTCmoisture_sensitivity_level 1
74LVX574MTC位数 8
74LVX574MTC输出特性 3-STATE
74LVX574MTC输出极性 TRUE
74LVX574MTC包装材料 PLASTIC/EPOXY
74LVX574MTCpackage_code SOP
74LVX574MTC包装形状 RECTANGULAR
74LVX574MTC包装尺寸 SMALL OUTLINE
74LVX574MTCpeak_reflow_temperature__cel_ 260
74LVX574MTC传播延迟TPD 21 ns
74LVX574MTCqualification_status COMMERCIAL
74LVX574MTCseated_height_max 2.1 mm
74LVX574MTC表面贴装 YES
74LVX574MTC工艺 CMOS
74LVX574MTC温度等级 INDUSTRIAL
74LVX574MTC端子涂层 MATTE TIN
74LVX574MTC端子形式 GULL WING
74LVX574MTC端子间距 1.27 mm
74LVX574MTC端子位置 DUAL
74LVX574MTCtime_peak_reflow_temperature_max__s_ NOT SPECIFIED
74LVX574MTClength 12.6 mm
74LVX574MTCwidth 5.3 mm

文档预览

74LVX574MTC器件文档内容

                                                                                                           June 1993              74LVX574 Low Voltage Octal D-Type Flip-Flop with 3-STATE Outputs
                                                                                                           Revised April 2005

74LVX574
Low Voltage Octal D-Type Flip-Flop with
3-STATE Outputs

General Description                                           Features

The LVX574 is a high-speed octal D-type flip-flop which is    s Input voltage translation from 5V to 3V
controlled by an edge-triggered clock input (CP) and a buff-  s Ideal for low power/low noise 3.3V applications
ered common Output Enable (OE) input. When the OE             s Guaranteed simultaneous switching noise level and
input is HIGH, the eight outputs are in a high impedance
state. The LVX574 is functionally identical to the LVX374        dynamic threshold performance
but with inputs and outputs on opposite sides of the pack-
age. The inputs tolerate up to 7V allowing interface of 5V
systems to 3V systems.

Ordering Code:

Order Number Package Number                                   Package Description

74LVX574M     M20B           20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide

74LVX574SJ    M20D           Pb-Free 20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

74LVX574MTC   MTC20          20-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.
Pb-Free package per JEDEC J-STD-020B.

Logic Symbol                                                  Connection Diagram

Pin Descriptions

                         Pin Names                    Description
                     D0D7          Data Inputs
                     CP             Clock Pulse Input
                     OE             3-STATE Output Enable Input
                     O0O7          3-STATE Outputs

2005 Fairchild Semiconductor Corporation DS500050                                                        www.fairchildsemi.com
74LVX574  Functional Description                                                 Truth Table

          The LVX574 consists of eight edge-triggered flip-flops with                          Inputs               Outputs
          individual D-type inputs and 3-STATE true outputs. The                                                       On
                                                                                                                        H
          buffered clock and buffered Output Enable are common to                Dn                    CP       OE      L
          all flip-flops. The eight flip-flops will store the state of their     H                                      Z
          individual D inputs that meet the setup and hold time                                                 L

          requirements on the LOW-to-HIGH Clock (CP) transition.                 L                              L
          With the Output Enable (OE) LOW, the contents of the

          eight flip-flops are available at the outputs. When the OE is          X                     X        H

          HIGH, the outputs go to the high impedance state. Opera-               H HIGH Voltage Level
          tion of the OE input does not affect the state of the flip-            L LOW Voltage Level

          flops.                                                                 X Immaterial

                                                                                 Z High Impedance
                                                                                        LOW-to-HIGH Transition

          Logic Diagram

          Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays.

          www.fairchildsemi.com                                               2
Absolute Maximum Ratings(Note 1)                                   Recommended Operating                                                       74LVX574
                                                                   Conditions (Note 2)
Supply Voltage (VCC)                         0.5V to 7.0V
DC Input Diode Current (IIK)                                       Supply Voltage (VCC)                      2.0V to 3.6V
                                                      20 mA        Input Voltage (VI)                          0V to 5.5V
  VI 0.5V                                        0.5V to 7V        Output Voltage (VO)                          0V to VCC
DC Input Voltage (VI)                                              Operating Temperature (TA)
DC Output Diode Current (IOK)                         20 mA        Input Rise and Fall Time ('t/'V)     40qC to 85qC
                                                      20 mA                                          0 ns/V to 100 ns/V
  VO 0.5V                              0.5V to VCC  0.5V
  VO VCC  0.5V                                                     Note 1: The "Absolute Maximum Ratings" are those values beyond which
DC Output Voltage (VO)                                r25 mA       the safety of the device cannot be guaranteed. The device should not be
DC Output Source                                                   operated at these limits. The parametric values defined in the Electrical
                                                      r75 mA       Characteristics tables are not guaranteed at the absolute maximum ratings.
   or Sink Current (IO)                    65qC to 150qC           The "Recommended Operating Conditions" table will define the conditions
DC VCC or Ground Current                                           for actual device operation.
                                                      180 mW
   (ICC or IGND)                                                   Note 2: Unused inputs must be held HIGH or LOW. They may not float.
Storage Temperature (TSTG)
Power Dissipation

DC Electrical Characteristics

Symbol  Parameter              VCC                TA 25qC               TA 40qC to 85qC  Units       Conditions
                                                                                           V
                                          Min     Typ         Max       Min   Max
                                          1.5                                              V
VIH     HIGH Level             2.0        2.0                           1.5
                                          2.4                                              V
        Input Voltage          3.0                                      2.0
                                          1.9                                              V
                               3.6        2.9                           2.4               PA
                                          2.58                                            PA
VIL     LOW Level              2.0                               0.5          0.5         PA
                                                                 0.8
        Input Voltage          3.0                               0.8          0.8
                                                  2.0
                               3.6                3.0                         0.8

VOH     HIGH Level             2.0                                      1.9                          VIN VIH or VIL IOH          50 PA
                                                                                                                            IOH  50 PA
        Output Voltage         3.0                                      2.9                                                 IOH  4 mA
                                                                                                                                 50 PA
                               3.0                                      2.48                         VIN VIH or VIL IOL          50 PA
                                                                                                                            IOL  4 mA
VOL     LOW Level              2.0                0.0              0.1        0.1                                           IOL

        Output Voltage         3.0                0.0              0.1        0.1                    VIN VIH or VIL
                                                                                                     VOUT VCC or GND
                               3.0                            0.36            0.44                   VIN 5.5V or GND
                                                                                                     VIN VCC or GND
IOZ     3-STATE Output         3.6                            r0.25           r2.5

        Off-State Current

IIN     Input Leakage Current  3.6                            r0.1            r1.0
                                                              4.0             40.0
ICC     Quiescent Supply Current 3.6

Noise Characteristics (Note 3)

Symbol                      Parameter                         VCC       TA 25qC          Units       CL (pF)

                                                              (V)       Typ   Limit                     50
                                                                                                        50
VOLP    Quiet Output Maximum Dynamic VOL                      3.3       0.5      0.8     V              50
                                                                                                        50
VOLV    Quiet Output Minimum Dynamic VOL                      3.3       0.5   0.8        V

VIHD    Minimum HIGH Level Dynamic Input Voltage              3.3                2.0     V

VILD    Maximum LOW Level Dynamic Input Voltage               3.3                0.8     V

Note 3: (Input tr tf 3 ns)

                                                              3                                      www.fairchildsemi.com
74LVX574  AC Electrical Characteristics (Note 4)

          Symbol         Parameter      VCC             TA 25qC                                TA 40qC to 85qC  Units             Conditions
                                                                                                                MHZ
                                        (V)        Min  Typ         Max                        Min  Max                CL 15 pF
                                                                                                                  ns   CL 50 pF
          fMAX    Maximum               2.7        60   115                                    50                      CL 15 pF
                  Clock                                                                                           ns   CL 50 pF
                                                   45   60                                     40                 ns   CL 15 pF
                                                                                                                  ns   CL 50 pF
                  Frequency             3.3 r 0.3 80    125                                    65                 ns   CL 15 pF
                                                                                                                  ns   CL 50 pF
                                                   50   75                                     45                 ns   CL 15 pF, RL 1 k:
                                                                                                                       CL 50 pF, RL 1 k:
          tPLH    Propagation              2.7          9.2         14.5                       1.0  17.5               CL 15 pF, RL 1 k:
                                        3.3 r 0.3                                                                      CL 50 pF, RL 1 k:
          tPHL    Delay Time                            11.5        18.0                       1.0  21.0               CL 50 pF, RL 1 k:
                                                                                                                       CL 50 pF, RL 1 k:
                  CP to On                              8.5         13.2                       1.0  15.5
                                                                                                                       CL 50 pF
                                                        11.0        16.7                       1.0  19.0

          tPZL    3-STATE Output           2.7          9.8         15.0                       1.0  18.5
                                        3.3 r 0.3
          tPZH    Enable Time                           11.4        18.5                       1.0  22.0

                                                        8.2         12.8                       1.0  15.0

                                                        10.7        16.3                       1.0  18.5

          tPLZ    3-STATE Output           2.7          12.1        19.1                       1.0  22.0
                                        3.3 r 0.3
          tPHZ    Disable Time                          11.0        15.0                       1.0  17.0

          tW      CP Pulse              2.7        6.5                                         7.5

                  Width                 3.3 r 0.3 5.0                                          5.0

          tS      Setup Time            2.7        5.0                                         5.0

                  Dn to CP              3.3 r 0.3 3.5                                          3.5

          tH      Hold Time             2.7        1.5                                         1.5

                  Dn to CP              3.3 r 0.3 1.5                                          1.5

          tOSHL   Output to Output      2.7                         1.5                             1.5

          tOSLH   Skew (Note 4)         3.3                         1.5                             1.5

          Note 4: Parameter guaranteed by design. tOSLH |tPLHm  tPLHn|, tOSHL |tPHLm  tPHLn|.

          Capacitance

          Symbol                    Parameter                             TA 25qC                               TA 40qC to 85qC Units

                                                                 Min                           Typ  Max         Min    Max

          CIN     Input Capacitance                                                            4    10                 10                                      pF
          COUT    Output Capacitance
          CPD     Power Dissipation                                                            6                                                               pF
                  Capacitance (Note 5)
                                                                                               27                                                              pF

          Note 5: CPD is defined as the value of the internal equivalent capacitance which is calculated from the operating current consumption without load.

          www.fairchildsemi.com                                  4
Physical Dimensions inches (millimeters) unless otherwise noted                                                               74LVX574

                           20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
                                                                 Package Number M20B

5                                                                                                      www.fairchildsemi.com
74LVX574  Physical Dimensions inches (millimeters) unless otherwise noted (Continued)

                                 Pb-Free 20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
                                                                    Package Number M20D

          www.fairchildsemi.com  6
Physical Dimensions inches (millimeters) unless otherwise noted (Continued)                                                             74LVX574 Low Voltage Octal D-Type Flip-Flop with 3-STATE Outputs

20-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
                                         Package Number MTC20

Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and
Fairchild reserves the right at any time without notice to change said circuitry and specifications.

LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD
SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems           2. A critical component in any component of a life support
    which, (a) are intended for surgical implant into the               device or system whose failure to perform can be rea-
    body, or (b) support or sustain life, and (c) whose failure         sonably expected to cause the failure of the life support
    to perform when properly used in accordance with                    device or system, or to affect its safety or effectiveness.
    instructions for use provided in the labeling, can be rea-
    sonably expected to result in a significant injury to the                                                    www.fairchildsemi.com
    user.

                                                                 7           www.fairchildsemi.com
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

74LVX574MTC器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved