电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

74LVU04

器件型号:74LVU04
厂商名称:SLS
厂商官网:http://www.slsemicon.com
下载文档

器件描述

XTAL MTL SMT HC49/USM

文档预览

74LVU04器件文档内容

                                                                      TECHNICAL DATA

                                                                      SL74LVU04

Hex Inverter                                                                                N SUFFIX
                                                                                             PLASTIC
      The 74LVU04 is a low-voltage, Si-gate CMOS device and is pin
compatible with the 74HCU04.                                          14                    D SUFFIX
                                                                               1               SOIC
      The 74LVU04 is a general purpose hex inverter. Each of the six
inverters is a single stage with unbuffered outputs.                            14
                                                                                         1
Wide Operating Voltage: 1.05.5 V
Optimized for Low Voltage applications: 1.03.6 V                   ORDERING INFORMATION
Accepts TTL input levels between VCC =2.7 V and VCC =3.6 V
Low Input Current                                                   SL74LVU04N            Plastic

                                                                      SL74LVU04D            SOIC

                                                                      SL74LVU04             Chip

                                                                      TA = -40 125 C for all packages

LOGIC DIAGRAM                                                         PIN ASSIGNMENT

                                                                      FUNCTION TABLE

                                                                      Input                 Output
                                                                        A                      Y
                                                                        L                      H
                                                                        H                      L

                            PIN 14 =VCC                                                                    1
                           PIN 7 = GND

SLS System Logic

          Semiconductor
                                                                                          SL74LVU04

MAXIMUM RATINGS*

Symbol                               Parameter                     Value                  Unit
  VCC
IIK *1    DC supply voltage (Referenced to GND)                   -0.5 +7.0            V
IOK *2
IO *3     DC input diode current                                  20                    mA

   ICC     DC output diode current                                 50                    mA

  IGND     DC output source or sink current                        25                    mA
           -bus driver outputs
                                                                   50                    mA
           DC VCC current for types with
           - bus driver outputs                                    50                    mA

           DC GND current for types with
           - bus driver outputs

PD         Power dissipation per package, plastic DIP+             750                    mW

                                SOIC package+                      500

Tstg       Storage temperature                                     -65 +150             C

TL         Lead temperature, 1.5 mm from Case for 10 seconds       260                    C

           (Plastic DIP ), 0.3 mm (SOIC Package)

*Maximum Ratings are those values beyond which damage to the device may occur.

Functional operation should be restricted to the Recommended Operating Conditions.

+Derating - Plastic DIP: - 12 mW/C from 70 to 125C
               SOIC Package: : - 8 mW/C from 70 to 125C

*1: VI < -0.5V or VI > VCC+0.5V
*2: Vo < -0.5V or Vo > VCC+0.5V
*3: -0.5V < Vo < VCC+0.5V

RECOMMENDED OPERATING CONDITIONS

Symbol                 Parameter                              Min                   Max   Unit

VCC        DC Supply Voltage (Referenced to GND)              1.0                   5.5   V

VIN, VOUT  DC Input Voltage, Output Voltage (Referenced       0                     VCC   V

           to GND)

TA         Operating Temperature, All Package Types           -40                   +125  C

tr, tf     Input Rise and Fall Time 1.0 VVCC <2.0 V           0                     500   ns

                                2.0 VVCC <2.7 V               0                     200

                                2.7 VVCC <3.6 V               0                     100

                                3.6 VVCC 5.5 V                0                     50

          This device contains protection circuitry to guard against damage due to high static voltages or electric

fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages
to this high-impedance circuit. For proper operation, VIN and VOUT should be constrained to the range GND(VIN or
VOUT)VCC.

          Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or VCC). Unused
outputs must be left open.

SLS System Logic                                                                                2

        Semiconductor
                                                                                  SL74LVU04

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

                                        VCC,                 Guaranteed Limit
                                         V
Symbol  Parameter         Test                    25C       -40C 85C -40C 125C    Unit
                       Conditions             min max        min max min max

VIH     High-Level                      1.2 1.0              1.0               1.0         V

        Input Voltage                   2.0 1.6              1.6               1.6

                                        2.7 2.4              2.4               2.4

                                        3.0 2.4              2.4               2.4

                                        3.6 2.4              2.4               2.4

                                        4.5 3.6              3.6               3.6

                                        5.5 4.4              4.4               4.4

VIL     Low -Level                      1.2   -        0.2   -     0.2         -     0.2   V

        Input Voltage                   2.0   -        0.4   -     0.4         -     0.4

                                        2.7   -        0.5   -     0.5         -     0.5

                                        3.0   -        0.5   -     0.5         -     0.5

                                        3.6   -        0.5   -     0.5         -     0.5

                                        4.5   -        0.9   -     0.9         -     0.9

                                        5.5   -        1.1   -     1.1         -     1.1

VOH     High-Level     VI = VIH or VIL 1.2 1.05        -     1.0   -           1.0   -     V

        Output Voltage I0=-100 A       2.0 1.85       -     1.8   -           1.8   -

                                        2.7 2.55       -     2.5   -           2.5   -

                                        3.0 2.85       -     2.8   -           2.8   -

                                        3.6 3.45       -     3.4   -           3.4   -

                                        4.5 4.35       -     4.3   -           4.3   -

                                        5.5 5.35       -     5.3   -           5.3   -

                       VI = VIH or VIL  3.0   2.48     -     2.40  -           2.20  -
                       I0=-6.0 mA

                       VI = VIH or VIL  4.5   3.70     -     3.60  -           3.50  -
                       I0=-12 mA

VOL     Low-Level      VI = VIH or VIL 1.2    -     0.15     -     0.2         -     0.2   V

        Output Voltage I0=100 A        2.0   -     0.15     -     0.2         -     0.2

                                        2.7   -     0.15     -     0.2         -     0.2

                                        3.0   -     0.15     -     0.2         -     0.2

                                        3.6   -     0.15     -     0.2         -     0.2

                                        4.5   -     0.15     -     0.2         -     0.2

                                        5.5   -     0.15     -     0.2         -     0.2

                       VI = VIH or VIL 3.0    -        0.33  -     0.40        -     0.50

                       I0=6.0 mA

                       VI = VIH or VIL 4.5    -        0.40  -     0.55        -     0.65

                       I0=12 mA

IIL     Low-Level      VI=0 V           5.5 -          -0.1  -     -1.0        -     -1.0 A

        Input Leakage

        Current

DC ELECTRICAL CHARACTERISTICS (continuation)

Symbol  Parameter      Test             VCC,                 Guaranteed Limit              Unit

                       Conditions                25C        -40C 85C -40C 125C

SLS System Logic                                                                           3

        Semiconductor
                                                                                               SL74LVU04

                                       V min max min max min max

IIH     High-Level       VI= V    5.5 -                0.1                   -  1.0       -     1.0

        Input Leakage

        Current

ICC     Quiescent        VI=0 or V 5.5            -  4.0                   -     20     -     40   A

        Supply Current   IO = 0 A
        (per Package)

ICC1    Additional       VI = V - 0.6V 2.7          -  0.2                   -  0.5       -  0.85 mA

        Quiescent                   3.6 -                0.2                   -  0.5       -  0.85

        Supply Current                                                                -

        on input

AC ELECTRICAL CHARACTERISTICS (CL=50 pF, tLH =tHL = 2.5 ns, RL=1 k)

                                    VCC                       Guaranteed Limit

Symbol  Parameter          Test                    25C       -40C 85C -40C 125C               Unit
                                              Min max         min max min max
                         Conditions V

tPHL (tPLH) Propagation  VI=0 V or 1.2        -          70   -                   80     -     100     ns

        Delay, Input A V1           2.0       -          22   -                   26     -     31

        to Output Y      tLH = tHL  2.7       -          16   -                   19     -     23

        (Figure 1 )      =2.5 ns    3.0       -          13   -                   15     -     18

                         L = 50 pF 4.5       -          11   -                   13     -     16

                         RL = 1 k

CI      Input                       5.5       -          7.0  -                   -      -     -       pF

        Capacitance

CPD     Power Dissipation Capacitance (Per Inverter)          =25, VI=0V or VCC                    pF

                                                                                     36

Used to determine the no-load dynamic power consumption:
PD = CPDVCC2fI+ (CLVCC2fo), fI - input frequency, fo - output frequency (MHz)

  (CLVCC2fo) sum of the outputs

SLS System Logic                                                                                       4

        Semiconductor
                                tH L                            tL H               SL74LVU04

Input                                      0.9      0.9                                  V1
                                      VX                    VX                          GND
                              0.1                                                         VOH
                                                                          0.1
                                    tP HL                                                 VOL
                                                                      tP LH

Output Y                                         VY                   VY

                  VX=0.5 VCC

                              Figure 1. Switching Waveforms

                              VC C

           VI                                    VO                                Termination resistance RT should
                                                                                   be equal to ZOUT of pulse generators
    PULSE             DEVICE
GENERATOR
                      UNDER

                  RT          TEST                              CL             RL

                                    Figure 2. Test circuit

SLS System Logic                                                                   5

Semiconductor
CHIP PAD DIAGRAM SL74LVU04                                                        SL74LVU04
                                                 1.33 0.03
                                                                                Y
                  13 12 11 10                                             09  0.463
                                                                              0.230
1.42 0.03        14                                                      08  0.126
                                                                              0.126
                                                          07                  0.126
                  01                                                          0.126
                                                                              0.631
                  02                                         05 06            0.846
                            03 04                                             1.181
                                                                              1.194
                                              Chip marking                    1.194
                                               IN74LVU04                      1.194
                                          (x=0.130; y=0.130)                  1.194
                                                                              0.813
Pad size 0.108 x 0.108 mm (Pad size is given as per metallization layer)

Thickness of chip 0.46 0,02 mm

PAD LOCATION      Symbol                                       X
                    A1                                       0.130
         Pad No      Y1                                      0.130
            01      A2                                       0.381
            02       Y2                                      0.616
            03      A3                                       0.881
            04       Y3                                      1.116
            05     GND                                       1.115
            06       Y4                                      1.115
            07      A4                                       1.115
            08       Y5                                      0.804
            09      A5                                       0.569
            10       Y6                                      0.378
            11      A6                                       0.143
            12      VCC                                      0.130
            13
            14

SLS System Logic                                                              6

Semiconductor
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved