电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

74HC175

器件型号:74HC175
器件类别:逻辑门   
文件大小:103.67KB,共0页
厂商名称:PHILIPS [Philips Semiconductors]
厂商官网:http://www.semiconductors.philips.com/
下载文档

器件描述

HCT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT,

HCT系列, 正边沿触发D触发器, 互补输出,

参数

74HC175功能数量 1
74HC175端子数量 16
74HC175最大工作温度 125 Cel
74HC175最小工作温度 -40 Cel
74HC175最大供电/工作电压 5.5 V
74HC175最小供电/工作电压 4.5 V
74HC175额定供电电压 5 V
74HC175加工封装描述 3.90 MM, PLASTIC, MS-012AC, SOT-109-1, SO-16
74HC175无铅 Yes
74HC175欧盟RoHS规范 Yes
74HC175中国RoHS规范 Yes
74HC175状态 ACTIVE
74HC175工艺 CMOS
74HC175包装形状 RECTANGULAR
74HC175包装尺寸 SMALL OUTLINE
74HC175表面贴装 Yes
74HC175端子形式 GULL WING
74HC175端子间距 1.27 mm
74HC175端子涂层 NICKEL PALLADIUM GOLD
74HC175端子位置 DUAL
74HC175包装材料 PLASTIC/EPOXY
74HC175温度等级 AUTOMOTIVE
74HC175系列 HCT
74HC175逻辑IC类型 D FLIP-FLOP
74HC175位数 4
74HC175输出极性 COMPLEMENTARY
74HC175传播延迟TPD 50 ns
74HC175触发器类型 POSITIVE EDGE
74HC175最大-最小频率 17 MHz

文档预览

74HC175器件文档内容

                              INTEGRATED CIRCUITS

DATA SHEET

   For a complete data sheet, please also download:

    The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
    The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
    The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines

74HC/HCT175
Quad D-type flip-flop with reset;
positive-edge trigger

Product specification                 1998 Jul 08
Supersedes data of December 1990
File under Integrated Circuits, IC06
Philips Semiconductors                                                            Product specification

Quad D-type flip-flop with reset; positive-edge trigger 74HC/HCT175

FEATURES                                                 The 74HC/HCT175 have four edge-triggered, D-type
Four edge-triggered D flip-flops                       flip-flops with individual D inputs and both Q and Q
Output capability: standard                            outputs.
ICC category: MSI                                      The common clock (CP) and master reset (MR) inputs load
                                                         and reset (clear) all flip-flops simultaneously.
GENERAL DESCRIPTION                                      The state of each D input, one set-up time before the
The 74HC/HCT175 are high-speed Si-gate CMOS devices      LOW-to-HIGH clock transition, is transferred to the
and are pin compatible with low power Schottky TTL       corresponding output (Qn) of the flip-flop.
(LSTTL). They are specified in compliance with JEDEC
standard no. 7A.                                         All Qn outputs will be forced LOW independently of clock
                                                         or data inputs by a LOW voltage level on the MR input.

                                                         The device is useful for applications where both the true
                                                         and complement outputs are required and the clock and
                                                         master reset are common to all storage elements.

QUICK REFERENCE DATA
GND = 0 V; Tamb = 25 C; tr = tf = 6 ns

                                                                                  TYPICAL

SYMBOL PARAMETER                                      CONDITIONS                           UNIT

                                                                             HC   HCT

tPHL         propagation delay                        CL = 15 pF; VCC = 5 V

             CP to Qn, Qn                                                    17   16       ns

             MR to Qn                                                        15   19       ns

tPLH         propagation delay

             CP to Qn, Qn                                                    17   16       ns

             MR to Qn                                                        15   16       ns

fmax         maximum clock frequency                                         83   54       MHz

CI           input capacitance                                               3.5  3.5      pF

CPD          power dissipation capacitance per flip-flop notes 1 and 2       32   34       pF

Notes

1. CPD is used to determine the dynamic power dissipation (PD in W):
         PD = CPD VCC2 fi +  (CL VCC2 fo) where:

     fi = input frequency in MHz
     fo = output frequency in MHz
      (CL VCC2 fo) = sum of outputs
     CL = output load capacitance in pF
     VCC = supply voltage in V
2. For HC the condition is VI = GND to VCC
     For HCT the condition is VI = GND to VCC - 1.5 V

1998 Jul 08                                           2
Philips Semiconductors                                                                      Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                              74HC/HCT175

ORDERING INFORMATION

      TYPE       NAME                                             PACKAGE                     VERSION
   NUMBER        DIP16                                        DESCRIPTION                     SOT38-1
                          plastic dual in-line package; 16 leads (300 mil); long body         SOT109-1
74HC175N;                                                                                     SOT338-1
74HCT175N        SO16 plastic small outline package; 16 leads; body width 3.9 mm              SOT403-1
74HC175D;
74HCT175D        SSOP16 plastic shrink small outline package; 16 leads; body width 5.3 mm
74HC175DB;
74HCT175DB    TSSOP16 plastic thin shrink small outline package; 16 leads; body width 4.4 mm
74HC175PW;
74HCT175PW

PIN DESCRIPTION

PIN NO.       SYMBOL      NAME AND FUNCTION
1                         master reset input (active LOW)
2, 7, 10, 15  MR          flip-flop outputs
3, 6, 11, 14  Q0 to Q3    complementary flip-flop outputs
4, 5, 12, 13  Q0 to Q3    data inputs
8             D0 to D3    ground (0 V)
9             GND         clock input (LOW-to-HIGH, edge-triggered)
16            CP          positive supply voltage
              VCC

Fig.1 Pin configuration.  Fig.2 Logic symbol.                        Fig.3 IEC logic symbol.

1998 Jul 08               3
Philips Semiconductors                                                                   Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                           74HC/HCT175

                               Fig.4 Functional diagram.

FUNCTION TABLE

                    INPUTS     OUTPUTS

OPERATING MODES  MR CP Dn      Qn  Qn

reset (clear)    LX X          L   H
load "1"
load "0"         H          h  H   L

                 H          I  L   H

Note

1. H = HIGH voltage level
     h = HIGH voltage level one set-up time prior to the LOW-to-HIGH CP transition
     L = LOW voltage level
     I = LOW voltage level one set-up time prior to the LOW-to-HIGH CP transition
      = LOW-to-HIGH CP transition
     X = don't care

1998 Jul 08                    Fig.5 Logic diagram.
                                            4
Philips Semiconductors                                                                 Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                         74HC/HCT175

DC CHARACTERISTICS FOR 74HC

For the DC characteristics see "74HC/HCT/HCU/HCMOS Logic Family Specifications".

Output capability: standard
ICC category: MSI

AC CHARACTERISTICS FOR 74HC
GND = 0 V; tr = tf = 6 ns; CL = 50 pF

                                                   Tamb (C)                            TEST CONDITIONS

                                                      74HC

SYMBOL PARAMETER                           +25        -40 to +85    -40 to +125   UNIT  VCC     WAVEFORMS
                                                                                        (V)

                                       min. typ. max. min. max. min. max.

tPHL/ tPLH propagation delay               55 175              220           265  ns 2.0        Fig.6
                 CP to Qn, Qn              20 35               44            53            4.5  Fig.8
                                           16 30               37            45            6.0  Fig.6
tPHL/ tPLH propagation delay               50 150              190           225                Fig.6
                 MR to Qn, Qn              18 30               38            45   ns 2.0        Fig.8
                                           14 26               33            38            4.5  Fig.8
tTHL/ tTLH output transition time          19 75               95            110           6.0  Fig.7
                                           7 15                19            22                 Fig.7
tW           clock pulse width         80  6 13                16            19   ns 2.0        Fig.6
                                           22         100           120                    4.5
             HIGH or LOW               16  8          20            24                     6.0
                                           6          17            20
                                       14  19         100           120           ns 2.0
                                           7          20            24                     4.5
tW           master reset pulse width 80   6          17            20                     6.0
                                           -33        5             5
             LOW                       16  -12        5             5             ns 2.0
                                           -10        5             5                      4.5
                                       14  3          100           120                    6.0
                                           1          20            24
trem         removal time              5   1          17            20            ns 2.0
                                           2          30            40                     4.5
             MR to CP                  5   0          6             8                      6.0
                                           0          5             7
                                       5   25         4.8           4.0           ns 2.0
                                           75         24            20                     4.5
tsu          set-up time               80  89         28            24                     6.0

             Dn to CP                  16                                         ns 2.0
                                                                                           4.5
                                       14                                                  6.0

th           hold time                 25                                         MHz 2.0
                                                                                           4.5
             CP to Dn                  5                                                   6.0

                                       4

fmax         maximum clock pulse 6.0

             frequency                 30

                                       35

1998 Jul 08                                        5
Philips Semiconductors                                                          Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                  74HC/HCT175

DC CHARACTERISTICS FOR 74HCT
For the DC characteristics see "74HC/HCT/HCU/HCMOS Logic Family Specifications".
Output capability: standard
ICC category: MSI

Note to HCT types
The value of additional quiescent supply current (ICC) for a unit load of 1 is given in the family specifications.
To determine ICC per input, multiply this value by the unit load coefficient shown in the table below.

INPUT       UNIT LOAD COEFFICIENT
MR          1.00
CP          0.60
Dn          0.40

AC CHARACTERISTICS FOR 74HCT
GND = 0 V; tr = tf = 6 ns; CL = 50 pF

                                              Tamb (C)                          TEST CONDITIONS

                                                 74HCT

SYMBOL PARAMETER                       +25       -40 to +85  -40 to +125   UNIT  VCC  WAVEFORMS
                                                                                 (V)

                                       min. typ. max. min. max. min. max.

tPHL/ tPLH   propagation delay         19 33            41       50 ns 4.5 Fig.6
tPHL          CP to Qn, Qn
tPLH                                   22 38            48       57 ns 4.5 Fig.8
tTHL/ tTLH   propagation delay
              MR to Qn                 19 35            44       53 ns 4.5 Fig.8

             propagation delay         7 15             19       22 ns 4.5 Fig.6
              MR to Qn

             output transition time

tW           clock pulse width         20 12     25          30            ns 4.5 Fig.6

             HIGH or LOW

tW           master reset pulse width 20 11      25          30            ns 4.5 Fig.8

             LOW

trem         removal time              5 -10     5           5             ns 4.5 Fig.8

             MR to CP

tsu          set-up time               16 5      20          24            ns 4.5 Fig.7

             Dn to CP

th           hold time                 50        5           5             ns 4.5 Fig.7

             CP to Dn

fmax         maximum clock pulse 25 49           20          17            MHz 4.5 Fig.6

             frequency

1998 Jul 08                                   6
Philips Semiconductors                                          Product specification

  Quad D-type flip-flop with reset; positive-edge trigger  74HC/HCT175

AC WAVEFORMS

(1) HC : VM = 50%; VI = GND to VCC.                   The shaded areas indicate when the input is
      HCT : VM = 1.3 V; VI = GND to 3 V.              permitted to change for predictable output
                                                      performance.
Fig.6  Waveforms showing the clock (CP) to
       outputs (Qn, Qn) propagation delays, the       (1) HC : VM = 50%; VI = GND to VCC.
       clock pulse width, output transition times           HCT : VM = 1.3 V; VI = GND to 3 V.
       and the maximum clock pulse frequency.
                                                      Fig.7 Waveforms showing the data set-up and
                                                                hold times for the data input (Dn).

(1) HC : VM = 50%; VI = GND to VCC.
      HCT : VM = 1.3 V; VI = GND to 3 V.

Fig.8  Waveforms showing the master reset (MR)
       pulse width, the master reset to outputs
       (Qn, Qn) propagation delays and the master
       reset to clock (CP) removal time.

1998 Jul 08                                        7
Philips Semiconductors                                                                                                                       Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                                                                               74HC/HCT175

PACKAGE OUTLINES                                                                                                                                            SOT38-1
DIP16: plastic dual in-line package; 16 leads (300 mil); long body

                                                         D                                                                                  ME

        seating plane                                                                                                 A2 A        c
                                                                                                                A1                          (e 1)
                       L                                                                                        wM                          MH
                                                                                                    b1
                             Z                        e                                             9

                                                                                       b
                                16

                                      pin 1 index

                                                                                                                 E

                                1                                                                   8

                                                                0                                5         10 mm

                                                                                          scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT                     A       A1    A2          b     b1        c                      D (1)     E (1)  e         e1       L   ME               MH   w        Z (1)
                       max.     min.  max.                                                                          7.62                                       max.
                                                                                                                    0.30    3.9   8.25
mm                     4.7      0.51  3.7     1.40       0.53      0.32                   21.8      6.48   2.54             3.4   7.80             9.5  0.254  2.2
                                              1.14       0.38      0.23                   21.4      6.20                                           8.3
                                                                                                                            0.15  0.32
inches                 0.19  0.020    0.15    0.055 0.021 0.013                           0.86      0.26   0.10             0.13  0.31  0.37            0.01 0.087
                                              0.045 0.015 0.009                           0.84      0.24                                0.33

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                                        REFERENCES                                                          EUROPEAN             ISSUE DATE
VERSION                                                                                                                           PROJECTION
                                         IEC             JEDEC                            EIAJ                                                            92-10-02
SOT38-1                               050G09                                                                                                              95-01-19
                                                         MO-001AE

1998 Jul 08                                                                                      8
Philips Semiconductors                                                                                                          Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                                                                  74HC/HCT175

SO16: plastic small outline package; 16 leads; body width 3.9 mm                                                                                     SOT109-1

                                                       D                                                    E              A

                       y                                                                                                                     X
                   Z
                16                                                                   c                                                       vM A
                                                                                                                 HE
                    pin 1 index
                 1                                                            9

                                              e                                                                         Q

                                                                                            A2                             (A 3)          A
                                                                                                 A1

                                                                                  8  wM                                                
                                                                              bp                                     Lp
                                                                                                                    L

                                                                                                            detail X

                                                                    0         2.5           5 mm

                                                                              scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

             A                                                   D (1) E (1)                                                                    Z (1)  
UNIT max. A1           A2     A3    bp                    c                   e      HE     L        Lp     Q        v     w              y

mm      1.75    0.25   1.45   0.25  0.49                  0.25  10.0   4.0    1.27   6.2    1.05     1.0    0.7      0.25 0.25    0.1           0.7    8o
                0.10   1.25         0.36                  0.19  9.8    3.8           5.8             0.4    0.6                                 0.3

inches  0.069   0.010  0.057        0.019 0.0100 0.39                  0.16   0.050  0.244  0.041    0.039  0.028    0.01  0.01   0.004         0.028  0o
                0.004  0.049        0.014 0.0075 0.38                  0.15          0.228           0.016  0.020                               0.012
                              0.01

Note
1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.

OUTLINE                                                         REFERENCES                                            EUROPEAN               ISSUE DATE
VERSION                                                                                                              PROJECTION
                          IEC                             JEDEC               EIAJ                                                             95-01-23
SOT109-1               076E07S                                                                                                                 97-05-22
                                                          MS-012AC

1998 Jul 08                                                                   9
Philips Semiconductors                                                                                                                 Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                                                                         74HC/HCT175

SSOP16: plastic shrink small outline package; 16 leads; body width 5.3 mm                                                                             SOT338-1

                                      D                                                                  E                        A

                                                                                                                                                X

                                                                                    c                    HE                                     vM A
                      y

                   Z

                 16                                  9

                                                                                                                    Q

                                                                                             A2                           (A 3 )             A
                                                                                                  A1

                                pin 1 index

                   1                              8                                                                                       
                             e                             wM                                                           Lp
                                                                                                                       L
                                               bp
                                                                                                               detail X

                                                         0                             2.5        5 mm

                                                                     scale

DIMENSIONS (mm are the original dimensions)

UNIT    A    A1       A2        A3       bp    c        D (1) E (1)                    e     HE       L  Lp    Q       v          w             y    Z (1)  
      max.

mm    2.0    0.21     1.80      0.25     0.38  0.20     6.4    5.4                     0.65  7.9  1.25   1.03  0.9  0.2           0.13          0.1  1.00   8o
             0.05     1.65               0.25  0.09     6.0    5.2                           7.6         0.63  0.7                                   0.55   0o

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                                 REFERENCES                                                   EUROPEAN                        ISSUE DATE
VERSION                                                                                                             PROJECTION
                          IEC                  JEDEC                 EIAJ                                                                              94-01-14
SOT338-1                                                                                                                                               95-02-04
                                               MO-150AC

1998 Jul 08                                                                            10
Philips Semiconductors                                                                                                         Product specification

  Quad D-type flip-flop with reset; positive-edge trigger                                                                 74HC/HCT175

TSSOP16: plastic thin shrink small outline package; 16 leads; body width 4.4 mm                                                                        SOT403-1

                                        D                                                                E             A        X

                                                                                       c                 HE                                      vM A
                       y

                         Z

                   16                             9

                                                                                                                    Q

                                                                                          A2                           (A 3)                     A
                                                                                               A1
                            pin 1 index

                   1                                 8                                                                                         
                                   e                         wM                                                           Lp
                                                                                                                      L
                                                  bp
                                                                                                               detail X

                                                     0           2.5                               5 mm

                                                                 scale

DIMENSIONS (mm are the original dimensions)

UNIT    A    A1    A2       A3        bp     c      D (1) E (2)  e                        HE       L     Lp    Q    v     w                      y     Z (1)
      max.

mm    1.10   0.15  0.95     0.25      0.30   0.2    5.1  4.5     0.65                     6.6      1.0   0.75  0.4  0.2 0.13 0.1                       0.40  8o
             0.05  0.80               0.19   0.1    4.9  4.3                              6.2            0.50  0.3                                     0.06  0o

Notes
1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.
2. Plastic interlead protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                           REFERENCES                                                         EUROPEAN                       ISSUE DATE
                                                                                                                    PROJECTION
VERSION                IEC                   JEDEC               EIAJ                                                                                 94-07-12
                                                                                                                                                      95-04-04
SOT403-1                                    MO-153

1998 Jul 08                                                      11
Philips Semiconductors                                                    Product specification

  Quad D-type flip-flop with reset; positive-edge trigger            74HC/HCT175

SOLDERING                                                            Several techniques exist for reflowing; for example,
                                                                     thermal conduction by heated belt. Dwell times vary
Introduction                                                         between 50 and 300 seconds depending on heating
                                                                     method.
There is no soldering method that is ideal for all IC
packages. Wave soldering is often preferred when                     Typical reflow temperatures range from 215 to 250 C.
through-hole and surface mounted components are mixed                Preheating is necessary to dry the paste and evaporate
on one printed-circuit board. However, wave soldering is             the binding agent. Preheating duration: 45 minutes at
not always suitable for surface mounted ICs, or for                  45 C.
printed-circuits with high population densities. In these
situations reflow soldering is often used.                           WAVE SOLDERING

This text gives a very brief insight to a complex technology.        Wave soldering can be used for all SO packages. Wave
A more in-depth account of soldering ICs can be found in             soldering is not recommended for SSOP and TSSOP
our "Data Handbook IC26; Integrated Circuit Packages"                packages, because of the likelihood of solder bridging due
(order code 9398 652 90011).                                         to closely-spaced leads and the possibility of incomplete
                                                                     solder penetration in multi-lead devices.
DIP
                                                                     If wave soldering is used - and cannot be avoided for
SOLDERING BY DIPPING OR BY WAVE                                      SSOP and TSSOP packages - the following conditions
                                                                     must be observed:
The maximum permissible temperature of the solder is
260 C; solder at this temperature must not be in contact             A double-wave (a turbulent wave with high upward
with the joint for more than 5 seconds. The total contact               pressure followed by a smooth laminar wave) soldering
time of successive solder waves must not exceed                         technique should be used.
5 seconds.
                                                                      The longitudinal axis of the package footprint must be
The device may be mounted up to the seating plane, but                  parallel to the solder flow and must incorporate solder
the temperature of the plastic body must not exceed the                 thieves at the downstream end.
specified maximum storage temperature (Tstg max). If the
printed-circuit board has been pre-heated, forced cooling            Even with these conditions:
may be necessary immediately after soldering to keep the
temperature within the permissible limit.                            Only consider wave soldering SSOP packages that
                                                                        have a body width of 4.4 mm, that is
REPAIRING SOLDERED JOINTS                                               SSOP16 (SOT369-1) or SSOP20 (SOT266-1).

Apply a low voltage soldering iron (less than 24 V) to the            Do not consider wave soldering TSSOP packages
lead(s) of the package, below the seating plane or not                  with 48 leads or more, that is TSSOP48 (SOT362-1)
more than 2 mm above it. If the temperature of the                      and TSSOP56 (SOT364-1).
soldering iron bit is less than 300 C it may remain in
contact for up to 10 seconds. If the bit temperature is              During placement and before soldering, the package must
between 300 and 400 C, contact may be up to 5 seconds.              be fixed with a droplet of adhesive. The adhesive can be
                                                                     applied by screen printing, pin transfer or syringe
SO, SSOP and TSSOP                                                   dispensing. The package can be soldered after the
                                                                     adhesive is cured.
REFLOW SOLDERING
                                                                     Maximum permissible solder temperature is 260 C, and
Reflow soldering techniques are suitable for all SO, SSOP            maximum duration of package immersion in solder is
and TSSOP packages.                                                  10 seconds, if cooled to less than 150 C within
                                                                     6 seconds. Typical dwell time is 4 seconds at 250 C.
Reflow soldering requires solder paste (a suspension of
fine solder particles, flux and binding agent) to be applied         A mildly-activated flux will eliminate the need for removal
to the printed-circuit board by screen printing, stencilling or      of corrosive residues in most applications.
pressure-syringe dispensing before package placement.

1998 Jul 08                                                      12
Philips Semiconductors                                          Product specification

  Quad D-type flip-flop with reset; positive-edge trigger  74HC/HCT175

REPAIRING SOLDERED JOINTS

Fix the component by first soldering two diagonally- opposite end leads. Use only a low voltage soldering iron (less
than 24 V) applied to the flat part of the lead. Contact time must be limited to 10 seconds at up to 300 C. When using a
dedicated tool, all other leads can be soldered in one operation within 2 to 5 seconds between 270 and 320 C.

DEFINITIONS

Data sheet status

Objective specification    This data sheet contains target or goal specifications for product development.
Preliminary specification  This data sheet contains preliminary data; supplementary data may be published later.
Product specification      This data sheet contains final product specifications.

Limiting values

Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or
more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation
of the device at these or at any other conditions above those given in the Characteristics sections of the specification
is not implied. Exposure to limiting values for extended periods may affect device reliability.

Application information

Where application information is given, it is advisory and does not form part of the specification.

LIFE SUPPORT APPLICATIONS

These products are not designed for use in life support appliances, devices, or systems where malfunction of these
products can reasonably be expected to result in personal injury. Philips customers using or selling these products for
use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resulting from such
improper use or sale.

1998 Jul 08                13
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved