电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

74HC02D

器件型号:74HC02D
器件类别:逻辑门
文件大小:100.08KB,共0页
厂商名称:NXP [NXP Semiconductors]
厂商官网:http://www.nxp.com/
下载文档

器件描述

HC/UH SERIES, QUAD 2-INPUT NOR GATE,

HC/UH系列, 2输入 或非门,

参数

74HC02D功能数量 4
74HC02D端子数量 14
74HC02D最大工作温度 125 Cel
74HC02D最小工作温度 -40 Cel
74HC02D最大供电/工作电压 6 V
74HC02D最小供电/工作电压 2 V
74HC02D额定供电电压 5 V
74HC02D加工封装描述 3.90 MM, PLASTIC, MS-012, SOT108-1, SOP-14
74HC02D无铅 Yes
74HC02D欧盟RoHS规范 Yes
74HC02D中国RoHS规范 Yes
74HC02D状态 ACTIVE
74HC02D工艺 CMOS
74HC02D包装形状 RECTANGULAR
74HC02D包装尺寸 SMALL OUTLINE
74HC02D表面贴装 Yes
74HC02D端子形式 GULL WING
74HC02D端子间距 1.27 mm
74HC02D端子涂层 NICKEL PALLADIUM GOLD
74HC02D端子位置 DUAL
74HC02D包装材料 PLASTIC/EPOXY
74HC02D温度等级 AUTOMOTIVE
74HC02D系列 HC/UH
74HC02D逻辑IC类型 NOR
74HC02D输入数 2
74HC02D传播延迟TPD 27 ns

文档预览

74HC02D器件文档内容

                     74HC02; 74HCT02                                                        Product data sheet

                     Quad 2-input NOR gate

                     Rev. 03 -- 18 September 2008

1. General description

           The 74HC02; 74HCT02 are high-speed Si-gate CMOS devices that comply with JEDEC
           standard no. 7A. They are pin compatible with Low-power Schottky TTL (LSTTL).

           The 74HC02; 74HCT02 provides a quad 2-input NOR function.

2. Features

                              I Input levels:
                                   N For 74HC02: CMOS level
                                   N For 74HCT02: TTL level

                              I ESD protection:
                                   N HBM JESD22-A114E exceeds 2000 V
                                   N MM JESD22-A115-A exceeds 200 V

                              I Multiple package options
                              I Specified from -40 C to +85 C and from -40 C to +125 C

3. Ordering information

Table 1. Ordering information

Type number Package

           Temperature range   Name      Description                                           Version
                               DIP14     plastic dual in-line package; 14 leads (300 mil)      SOT27-1
74HC02N    -40 C to +125 C   SO14
                               SSOP14
74HCT02N                       TSSOP14
                               DHVQFN14
74HC02D    -40 C to +125 C             plastic small outline package; 14 leads; body width SOT108-1
                                         3.9 mm
74HCT02D

74HC02DB -40 C to +125 C               plastic shrink small outline package; 14 leads; body SOT337-1
                                         width 5.3 mm
74HCT02DB

74HC02PW -40 C to +125 C               plastic thin shrink small outline package; 14 leads;  SOT402-1
                                         body width 4.4 mm
74HCT02PW

74HC02BQ -40 C to +125 C               plastic dual in-line compatible thermal enhanced very SOT762-1
                                         thin quad flat package; no leads; 14 terminals;
74HCT02BQ                                body 2.5 3 0.85 mm
NXP Semiconductors                                                               74HC02; 74HCT02

4. Functional diagram                                                                              Quad 2-input NOR gate

           2 1A                                     2
           3 1B                                             1
                    1Y 1                            3           1
           5 2A     2Y 4
           6 2B     3Y 10                           5
                    4Y 13                                   1
           8 3A                                     6           4
           9 3B
                                                    8
          11 4A                                             1
          12 4B                                     9           10

                                                    11                                A
                                                             1                                                                              Y
                                                    12          13
                                                                                      B
                    mna216                              001aah084                                                                          mna215

Fig 1. Logic symbol                         Fig 2. IEC logic symbol              Fig 3. Logic diagram (one gate)

5. Pinning information

                    5.1 Pinning

                                                                     terminal 1       1 1Y
                                                                     index area             14 VCC

             1Y 1                           14 VCC                              1A 2     02         13 4Y
             1A 2                           13 4Y                               1B 3  GND(1)        12 4B
             1B 3                                                               2Y 4                11 4A
             2Y 4                           12 4B                               2A 5                10 3Y
             2A 5                                                               2B 6                9 3B
             2B 6           02              11 4A
          GND 7
                                            10 3Y                                     GND 7
                                                                                            3A 8
                                            9 3B

                                            8 3A                                                                  001aac920
                                                                                 Transparent top view
                                 001aac919

Fig 4. Pin configuration DIP14, SO14 and (T)SSOP14                     (1) The die substrate is attached to this pad using
                                                                             conductive die attach material. It can not be used as a
                                                                             supply pin or input.

                                                                Fig 5. Pin configuration DHVQFN14

                    5.2 Pin description

Table 2.  Pin description        Description
Symbol             Pin           data output
1Y to 4Y           1, 4, 10, 13  data input
1A to 4A           2, 5, 8, 11   data input
1B to 4B           3, 6, 9,12    ground (0 V)
GND                7             supply voltage
VCC                14

74HC_HCT02_3                                       Rev. 03 -- 18 September 2008                      NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                       2 of 15
NXP Semiconductors                                                 74HC02; 74HCT02

                                                                                     Quad 2-input NOR gate

6. Functional description

Table 3. Function table[1]

Input                                                                 Output
                                                                      nY
nA                               nB                                   H
                                                                      L
L                                L                                    L

X                                H

H                                X

[1] H = HIGH voltage level;
      L = LOW voltage level;
      X = don't care.

7. Limiting values

Table 4. Limiting values
In accordance with the Absolute Maximum Rating System (IEC 60134). Voltages are referenced to GND (ground = 0 V).

Symbol  Parameter                    Conditions                                    Min Max Unit

VCC     supply voltage                                                            -0.5                             +7       V
IIK     input clamping current                                                [1] -
IOK     output clamping current      VI < -0.5 V or VI > VCC + 0.5 V          [1] -                                20      mA
IO      output current               VO < -0.5 V or VO > VCC + 0.5 V
ICC     supply current               -0.5 V < VO < VCC + 0.5 V                    -                                20      mA
IGND    ground current                                                            -
Tstg    storage temperature                                                       -50                              25      mA
Ptot    total power dissipation                                                   -65
                                                                                                                   50       mA
           DIP14 package                                                      [2]
                                                                                                                   -        mA
                                                                                  -
                                                                                                                   +150 C

                                                                                                                   750 mW

        SO14, (T)SSOP14 and                                                        -                               500 mW
        DHVQFN14 packages

[1] The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

[2] For DIP14 package: Ptot derates linearly with 12 mW/K above 70 C.
      For SO14 package: Ptot derates linearly with 8 mW/K above 70 C.
      For (T)SSOP14 packages: Ptot derates linearly with 5.5 mW/K above 60 C.
      For DHVQFN14 packages: Ptot derates linearly with 4.5 mW/K above 60 C.

8. Recommended operating conditions

Table 5. Recommended operating conditions
Voltages are referenced to GND (ground = 0 V)

Symbol Parameter                    Conditions        74HC02                          74HCT02                               Unit

                                                 Min Typ Max                  Min Typ Max                                   V
                                                                                                                            V
VCC     supply voltage                           2.0 5.0 6.0                  4.5 5.0 5.5                                   V
VI      input voltage                                                                                                       C
VO      output voltage                           0    -               VCC     0                                 -      VCC
Tamb    ambient temperature
                                                 0    -               VCC     0                                 -      VCC

                                                 -40  -               +125    -40                               -     +125

74HC_HCT02_3                         Rev. 03 -- 18 September 2008                                                   NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                      3 of 15
NXP Semiconductors                                                          74HC02; 74HCT02

                                                                                              Quad 2-input NOR gate

Table 5. Recommended operating conditions ...continued
Voltages are referenced to GND (ground = 0 V) ...continued

Symbol Parameter                             Conditions             74HC02                 74HCT02       Unit

                                                             Min Typ Max             Min Typ Max         ns/V
                                                                                                         ns/V
t/V     input transition rise and fall rate  VCC = 2.0 V     -         -    625         -  -        -    ns/V
                                             VCC = 4.5 V
                                             VCC = 6.0 V     -      1.67 139            -  1.67 139

                                                             -         -       83       -  -        -

9. Static characteristics

Table 6. Static characteristics
At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

Symbol Parameter        Conditions                           25 C         -40 C to +85 C -40 C to +125 C Unit

                                                          Min Typ Max Min Max              Min      Max

74HC02

VIH     HIGH-level      VCC = 2.0 V                       1.5 1.2 -         1.5      -     1.5         -V

        input voltage VCC = 4.5 V                         3.15 2.4 - 3.15            -     3.15        -V

                        VCC = 6.0 V                       4.2 3.2 -         4.2      -     4.2         -V

VIL     LOW-level       VCC = 2.0 V                       - 0.8 0.5         -        0.5   -        0.5 V

        input voltage VCC = 4.5 V                         - 2.1 1.35 -               1.35  -        1.35 V

                        VCC = 6.0 V                       - 2.8 1.8         -        1.8   -        1.8 V

VOH     HIGH-level      VI = VIH or VIL

        output voltage  IO = -20 A; VCC = 2.0 V 1.9 2.0            -       1.9      -     1.9         -V

                        IO = -20 A; VCC = 4.5 V 4.4 4.5 -                  4.4      -     4.4         -V

                        IO = -20 A; VCC = 6.0 V 5.9 6.0 -                  5.9      -     5.9         -V

                        IO = -4.0 mA; VCC = 4.5 V 3.98 4.32 -               3.84     -     3.7         -V

                        IO = -5.2 mA; VCC = 6.0 V 5.48 5.81 -               5.34     -     5.2         -V

VOL     LOW-level       VI = VIH or VIL

        output voltage  IO = 20 A; VCC = 2.0 V           -  0 0.1          -        0.1   -        0.1 V

                        IO = 20 A; VCC = 4.5 V           -  0 0.1          -        0.1   -        0.1 V

                        IO = 20 A; VCC = 6.0 V           -  0 0.1          -        0.1   -        0.1 V

                        IO = 4.0 mA; VCC = 4.5 V          - 0.15 0.26       -        0.33  -        0.4 V

                        IO = 5.2 mA; VCC = 6.0 V          - 0.16 0.26       -        0.33  -        0.4 V
                                                                                                    1 A
II      input leakage VI = VCC or GND;                    -  - 0.1         -        1    -
                                                                                                    40 A
        current         VCC = 6.0 V

ICC     supply current VI = VCC or GND; IO = 0 A;         -  - 2.0          -        20    -

                        VCC = 6.0 V

CI      input                                             - 3.5 -           -        -     -           - pF

        capacitance

74HC_HCT02_3                                 Rev. 03 -- 18 September 2008                        NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                   4 of 15
NXP Semiconductors                                                            74HC02; 74HCT02

                                                                                                Quad 2-input NOR gate

Table 6. Static characteristics ...continued
At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

Symbol Parameter          Conditions                       25 C              -40 C to +85 C -40 C to +125 C Unit

                                                        Min Typ Max Min Max                Min   Max

74HCT02

VIH      HIGH-level       VCC = 4.5 V to 5.5 V          2.0 1.6 -             2.0       -  2.0   -V

         input voltage

VIL      LOW-level        VCC = 4.5 V to 5.5 V          - 1.2 0.8             -      0.8      -  0.8 V

         input voltage

VOH      HIGH-level       VI = VIH or VIL; VCC = 4.5 V

         output voltage   IO = -20 A                   4.4 4.5 -             4.4       -  4.4     -V
                                                                                                   -V
                          IO = -4.0 mA                  3.98 4.32 - 3.84                -  3.7
                                                                                                 0.1 V
VOL      LOW-level        VI = VIH or VIL; VCC = 4.5 V                                           0.4 V
                                                                                                 1 A
         output voltage   IO = 20 A; VCC = 4.5 V       -  0 0.1              -      0.1      -  40 A
                                                                                                 735 A
                          IO = 5.2 mA; VCC = 6.0 V      - 0.15 0.26           -      0.33     -
                                                                                                   - pF
II       input leakage VI = VCC or GND;                 -  - 0.1             -      1       -

         current          VCC = 6.0 V

ICC      supply current VI = VCC or GND; IO = 0 A;      -  - 2.0              -      20       -

                          VCC = 6.0 V

ICC additional            per input pin;                - 150 540             -      675      -

         supply current VI = VCC - 2.1 V; IO = 0 A;

                          other inputs at VCC or GND;

                          VCC = 4.5 V to 5.5 V

CI       input                                          - 3.5 -               -         -     -

         capacitance

10. Dynamic characteristics

Table 7. Dynamic characteristics
GND = 0 V; CL = 50 pF; for load circuit see Figure 7.

Symbol Parameter          Conditions                                          25 C        -40 C to +125 C Unit

                                                                  Min Typ Max Max                Max

                                                                                           (85 C) (125 C)

74HC02

tpd      propagation delay nA, nB to nY; see Figure 6      [1]

                          VCC = 2.0 V                              -          25     90    115   135 ns
                                                                   -                             27 ns
                          VCC = 4.5 V                              -          9      18    23      - ns
                                                                   -                             23 ns
                          VCC = 5.0 V; CL = 15 pF                             7      -     -
                                                           [2]                                   110 ns
                          VCC = 6.0 V                                         7      15    20    22 ns
                                                                                                 19 ns
tt       transition time  see Figure 6                                                             - pF

                          VCC = 2.0 V                             -           19     75    95

                          VCC = 4.5 V                             -           7      15    19

                          VCC = 6.0 V                             -           6      13    16

CPD      power dissipation per package; VI = GND to VCC    [3]    -           22     -     -

         capacitance

74HC_HCT02_3                                    Rev. 03 -- 18 September 2008                      NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                    5 of 15
NXP Semiconductors                                                                       74HC02; 74HCT02

                                                                                                           Quad 2-input NOR gate

Table 7. Dynamic characteristics
GND = 0 V; CL = 50 pF; for load circuit see Figure 7.

Symbol Parameter          Conditions                                                     25 C      -40 C to +125 C Unit
                                                                                          Typ
                                                                             Min                Max Max     Max
                                                                                           11
                                                                                           9        (85 C) (125 C)
                                                                                           7
74HCT02                                                                                    24

tpd      propagation delay nA, nB to nY; see Figure 6                   [1]

                                  VCC = 4.5 V                                -                  19  24      29 ns
                                                                                                             - ns
                                  VCC = 5.0 V; CL = 15 pF                    -                  -   -       22 ns
                                                                                                             - pF
tt       transition time  VCC = 4.5 V; see Figure 6                     [2]  -                  15  19

CPD      power dissipation per package;                                 [3]  -                  -   -

         capacitance      VI = GND to VCC - 1.5 V

[1] tpd is the same as tPHL and tPLH.

[2] tt is the same as tTHL and tTLH.

[3] CPD is used to determine the dynamic power dissipation (PD in W):
      PD = CPD VCC2 fi N +  (CL VCC2 fo) where:
      fi = input frequency in MHz;
      fo = output frequency in MHz;
      CL = output load capacitance in pF;
      VCC = supply voltage in V;
      N = number of inputs switching;
       (CL VCC2 fo) = sum of outputs.

11. Waveforms

                                                  VI  VM
                                  nA, nB input
                                                       tPHL     VM             tPLH
                                              GND           VY    VX         tTLH
                                               VOH
                                     nY output         tTHL
                                                VOL

                                                                                         001aai814

Fig 6.   Measurement points are given in Table 9.
         VOL and VOH are typical voltage output levels that occur with the output load.
         Input to output propagation delays

Table 8. Measurement points

Type                      Input                       Output
                                                      VM
74HC02                    VM                          0.5VCC                    VX                  VY
74HCT02                   0.5VCC                      1.3 V                     0.1VCC              0.9VCC
                          1.3 V                                                 0.1VCC              0.9VCC

74HC_HCT02_3                                          Rev. 03 -- 18 September 2008                        NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                            6 of 15
NXP Semiconductors                                                  74HC02; 74HCT02

                                                                                      Quad 2-input NOR gate

                           VI 90 %                          tW

                           negative                 VM                 VM
                               pulse                                        tr
                                                                            tf
                           GND                      10 %
                                                                       VM
                                            tf
                                                                 VO
                                            tr                                  CL

                           VI                       90 %

                           positive                 VM

                           pulse

                           GND        10 %

                                                            tW

                                                            VCC

                                                VI          DUT
                                      G

                                                        RT

                                                                    001aah768

Fig 7.  Test data is given in Table 9.
        Definitions test circuit:
        RT = termination resistance should be equal to output impedance Zo of the pulse generator.
        CL = load capacitance including jig and probe capacitance.
        Load circuitry for measuring switching times

Table 9. Test data  Input                   tr, tf               Load                               Test
Type                VI                      6.0 ns               CL
                    VCC                     6.0 ns               15 pF, 50 pF                       tPLH, tPHL
74HC02              3.0 V                                        15 pF, 50 pF                       tPLH, tPHL
74HCT02

74HC_HCT02_3                          Rev. 03 -- 18 September 2008                                  NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                       7 of 15
NXP Semiconductors                                                                                              74HC02; 74HCT02

12. Package outline                                                                                                               Quad 2-input NOR gate

  DIP14: plastic dual in-line package; 14 leads (300 mil)                                                                                                SOT27-1

                                                 D                                                                               ME

      seating plane                                                                                       A2 A        c
                                                                                                   A1                           (e 1)
                     L                                                                             wM                           MH
                                                                                       b1
                        Z                  e                                           8

                                                                          b
                              14

                              pin 1 index

                                                                                                 E

                              1                                                        7

                                                         0                             5         10 mm

                                                                                scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT    A               A1       A2           b  b1                          c  D (1)     E (1)    e             e1     L   ME         MH    w        Z (1)
      max.              min. max.                                                                2.54           7.62                                max.
                                                                                                 0.1            0.3   3.60  8.25
mm    4.2               0.51     3.2          1.73 0.53 0.36 19.50 6.48                                               3.05  7.80       10.0  0.254  2.2
                                              1.13 0.38 0.23 18.55 6.20                                               0.14             8.3
                                                                                                                      0.12  0.32
inches 0.17             0.02     0.13      0.068 0.021 0.014                    0.77      0.26                              0.31       0.39  0.01 0.087
                                           0.044 0.015 0.009                    0.73      0.24                                         0.33

Note
1. Plastic or metal protrusions of 0.25 mm (0.01 inch) maximum per side are not included.

OUTLINE                                              REFERENCES                                                              EUROPEAN        ISSUE DATE
VERSION                                                                                                                     PROJECTION
                                 IEC             JEDEC                          JEITA                                                          99-12-27
SOT27-1                       050G04                                                                                                           03-02-13
                                                 MO-001                         SC-501-14

Fig 8. Package outline SOT27-1 (DIP14)               Rev. 03 -- 18 September 2008                                                             NXP B.V. 2008. All rights reserved.

74HC_HCT02_3                                                                                                                                                      8 of 15

Product data sheet
NXP Semiconductors                                                                             74HC02; 74HCT02

                                                                                                                 Quad 2-input NOR gate

SO14: plastic small outline package; 14 leads; body width 3.9 mm                                                                                SOT108-1

                                                 D                                                    E                     A

                     y                                                                                                                 X
                 Z
               14                                                                c                                                     vM A
                                                                                                             HE
                  pin 1 index
                1                                                      8

                                  e                                                                                   Q

                                                                                      A2                                    (A 3)   A
                                                                                           A1

                                                                    7        wM                                                   
                                                                bp                                             Lp
                                                                                                              L

                                                                                                      detail X

                                                            0             2.5           5 mm

                                                                          scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

        A                                                   D(1) E(1)                                                                      Z (1)  
UNIT max. A1          A2     A3    bp               c                     e      HE         L  Lp                Q    v     w          y

mm      1.75   0.25   1.45   0.25  0.49             0.25  8.75  4.0       1.27   6.2    1.05   1.0               0.7  0.25 0.25     0.1    0.7    8o
               0.10   1.25         0.36             0.19  8.55  3.8              5.8           0.4               0.6                       0.3

inches  0.069  0.010  0.057  0.01  0.019 0.0100 0.35            0.16      0.05   0.244  0.041  0.039  0.028           0.01  0.01    0.004  0.028  0o
               0.004  0.049        0.014 0.0075 0.34            0.15             0.228         0.016  0.024                                0.012

Note
1. Plastic or metal protrusions of 0.15 mm (0.006 inch) maximum per side are not included.

OUTLINE                                                   REFERENCES                                                   EUROPEAN           ISSUE DATE
VERSION                                                                                                               PROJECTION
                        IEC                         JEDEC                 JEITA                                                             99-12-27
SOT108-1              076E06                                                                                                                03-02-19
                                                    MS-012

Fig 9. Package outline SOT108-1 (SO14)                    Rev. 03 -- 18 September 2008                                                 NXP B.V. 2008. All rights reserved.

74HC_HCT02_3                                                                                                                                                9 of 15

Product data sheet
NXP Semiconductors                                                                                             74HC02; 74HCT02

                                                                                                                                 Quad 2-input NOR gate

SSOP14: plastic shrink small outline package; 14 leads; body width 5.3 mm                                                                                     SOT337-1

                                              D                                                                E                        A

                                                                                                                                                      X

                                                                                          c                    HE                                     vM A
                              y

                          Z

                          14                            8

                                                                                                                          Q

                                                                                                   A2                           (A 3 )             A
                                                                                                        A1

                                   pin 1 index

                             1                          7                                                                                       
                                       e                         wM                                                           Lp
                                                                                                                             L
                                                     bp
                                                                                                                     detail X

                                                             0                               2.5        5 mm

                                                                          scale

DIMENSIONS (mm are the original dimensions)

UNIT    A           A1        A2          A3     bp  c      D (1) E (1)                      e     HE       L  Lp    Q       v          w             y  Z (1)  
      max.

mm    2             0.21     1.80  0.25       0.38   0.20    6.4     5.4                     0.65  7.9  1.25   1.03  0.9  0.2 0.13 0.1                   1.4    8o
                    0.05     1.65             0.25   0.09    6.0     5.2                           7.6         0.63  0.7                                 0.9    0o

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                                    REFERENCES                                                      EUROPEAN                      ISSUE DATE
                                                                                                                          PROJECTION
VERSION                           IEC                JEDEC                JEITA                                                                            99-12-27
                                                                                                                                                           03-02-19
SOT337-1                                             MO-150

Fig 10. Package outline SOT337-1 (SSOP14)

74HC_HCT02_3                                               Rev. 03 -- 18 September 2008                                                                NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                                       10 of 15
NXP Semiconductors                                                                                          74HC02; 74HCT02

                                                                                                                              Quad 2-input NOR gate

TSSOP14: plastic thin shrink small outline package; 14 leads; body width 4.4 mm                                                                         SOT402-1

                                           D                                                                E            A        X

                                                                                          c                 HE                                    vM A
                          y

                                Z

                          14                         8

                                                                                                                      Q

                                                                                             A2                          (A 3)                    A
                                                                                                  A1
                                   pin 1 index

                          1                           7       wM                                                                                
                                     e             bp                                                                      Lp
                                                                                                                       L

                                                                                                                detail X

                                                         0         2.5                                5 mm

                                                                   scale

DIMENSIONS (mm are the original dimensions)

UNIT    A           A1    A2       A3   bp      c        D (1) E (2) e                       HE       L     Lp  Q     v     w                     y     Z (1)
      max.

mm    1.1           0.15  0.95  0.25    0.30    0.2      5.1  4.5  0.65                      6.6      1     0.75 0.4  0.2 0.13 0.1                      0.72  8o
                    0.05  0.80          0.19    0.1      4.9  4.3                            6.2            0.50 0.3                                    0.38  0o

Notes
1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.
2. Plastic interlead protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                              REFERENCES                                                        EUROPEAN                      ISSUE DATE
                                                                                                                      PROJECTION
VERSION                       IEC               JEDEC              JEITA                                                                               99-12-27
                                                                                                                                                       03-02-18
SOT402-1                                        MO-153

Fig 11. Package outline SOT402-1 (TSSOP14)

74HC_HCT02_3                                         Rev. 03 -- 18 September 2008                                                                  NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                                   11 of 15
NXP Semiconductors                                                                         74HC02; 74HCT02

                                                                                                             Quad 2-input NOR gate

DHVQFN14: plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads;

14 terminals; body 2.5 x 3 x 0.85 mm                                                                                                  SOT762-1

                                          D                     BA

                                                                                           A

                                                                                              A1

                                                                                E                                                  c

            terminal 1                                                                                      detail X
            index area

              terminal 1                  e1                                                                                 C

              index area

                                  e             b               vM C AB                    y1 C                                 y

                             2                          6       wM C

                    L

                          1                                7
                    Eh                                         e

                        14                                 8

                             13                      9

                                          Dh                                                                              X
                                                                                                       5 mm
                                     0                          2.5

                                                                scale

DIMENSIONS (mm are the original dimensions)

UNIT  A(1)    A1        b    c       D(1) Dh E(1) Eh       e         e1            L    v  w      y    y1
      max.

mm    1      0.05      0.30  0.2     3.1  1.65  2.6  1.15  0.5       2             0.5  0.1 0.05 0.05  0.1
             0.00      0.18          2.9  1.35  2.4  0.85                          0.3

Note
1. Plastic or metal protrusions of 0.075 mm maximum per side are not included.

    OUTLINE                                     REFERENCES                                            EUROPEAN                     ISSUE DATE
                                                                                                     PROJECTION
VERSION                      IEC              JEDEC           JEITA                                                                   02-10-17
                                                                                                                                      03-01-27
    SOT762-1                 ---          MO-241                ---

Fig 12. Package outline SOT762-1 (DHVQFN14)

74HC_HCT02_3                                    Rev. 03 -- 18 September 2008                                                    NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                                                                 12 of 15
NXP Semiconductors                                                            74HC02; 74HCT02

                                                                                                Quad 2-input NOR gate

13. Abbreviations

Table 10. Abbreviations

Acronym             Description

CMOS                Complementary Metal-Oxide Semiconductor

DUT                 Device Under Test

ESD                 ElectroStatic Discharge

HBM                 Human Body Model

LSTTL               Low-power Schottky Transistor-Transistor Logic

MM                  Machine Model

TTL                 Transistor-Transistor Logic

14. Revision history

Table 11. Revision history

Document ID         Release date                 Data sheet status         Change notice  Supersedes

74HC_HCT02_3        20080918                     Product data sheet        -              74HC_HCT02_CNV_2
Modifications:
                         The format of this data sheet has been redesigned to comply with the new identity guidelines

                            of NXP Semiconductors.

                         Legal texts have been adapted to the new company name where appropriate.

                         Added type numbers 74HC02BQ and 74HCT02BQ (DHVQFN14 package)

74HC_HCT02_CNV_2 19970827                        Product specification -                  -

74HC_HCT02_3                                 Rev. 03 -- 18 September 2008                     NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                              13 of 15
NXP Semiconductors                                                               74HC02; 74HCT02

                                                                                                   Quad 2-input NOR gate

15. Legal information

15.1 Data sheet status

Document status[1][2]       Product status[3]  Definition
                                               This document contains data from the objective specification for product development.
Objective [short] data sheet Development       This document contains data from the preliminary specification.
                                               This document contains the product specification.
Preliminary [short] data sheet Qualification

Product [short] data sheet  Production

[1] Please consult the most recently issued document before initiating or completing a design.

[2] The term `short data sheet' is explained in section "Definitions".

[3] The product status of device(s) described in this document may have changed since this document was published and may differ in case of multiple devices. The latest product status
        information is available on the Internet at URL http://www.nxp.com.

15.2 Definitions                                                                 malfunction of an NXP Semiconductors product can reasonably be expected
                                                                                 to result in personal injury, death or severe property or environmental
Draft -- The document is a draft version only. The content is still under        damage. NXP Semiconductors accepts no liability for inclusion and/or use of
internal review and subject to formal approval, which may result in              NXP Semiconductors products in such equipment or applications and
modifications or additions. NXP Semiconductors does not give any                 therefore such inclusion and/or use is at the customer's own risk.
representations or warranties as to the accuracy or completeness of
information included herein and shall have no liability for the consequences of  Applications -- Applications that are described herein for any of these
use of such information.                                                         products are for illustrative purposes only. NXP Semiconductors makes no
                                                                                 representation or warranty that such applications will be suitable for the
Short data sheet -- A short data sheet is an extract from a full data sheet      specified use without further testing or modification.
with the same product type number(s) and title. A short data sheet is intended
for quick reference only and should not be relied upon to contain detailed and   Limiting values -- Stress above one or more limiting values (as defined in
full information. For detailed and full information see the relevant full data   the Absolute Maximum Ratings System of IEC 60134) may cause permanent
sheet, which is available on request via the local NXP Semiconductors sales      damage to the device. Limiting values are stress ratings only and operation of
office. In case of any inconsistency or conflict with the short data sheet, the  the device at these or any other conditions above those given in the
full data sheet shall prevail.                                                   Characteristics sections of this document is not implied. Exposure to limiting
                                                                                 values for extended periods may affect device reliability.
15.3 Disclaimers
                                                                                 Terms and conditions of sale -- NXP Semiconductors products are sold
General -- Information in this document is believed to be accurate and           subject to the general terms and conditions of commercial sale, as published
reliable. However, NXP Semiconductors does not give any representations or       at http://www.nxp.com/profile/terms, including those pertaining to warranty,
warranties, expressed or implied, as to the accuracy or completeness of such     intellectual property rights infringement and limitation of liability, unless
information and shall have no liability for the consequences of use of such      explicitly otherwise agreed to in writing by NXP Semiconductors. In case of
information.                                                                     any inconsistency or conflict between information in this document and such
                                                                                 terms and conditions, the latter will prevail.
Right to make changes -- NXP Semiconductors reserves the right to make
changes to information published in this document, including without             No offer to sell or license -- Nothing in this document may be interpreted
limitation specifications and product descriptions, at any time and without      or construed as an offer to sell products that is open for acceptance or the
notice. This document supersedes and replaces all information supplied prior     grant, conveyance or implication of any license under any copyrights, patents
to the publication hereof.                                                       or other industrial or intellectual property rights.

Suitability for use -- NXP Semiconductors products are not designed,             15.4 Trademarks
authorized or warranted to be suitable for use in medical, military, aircraft,
space or life support equipment, nor in applications where failure or            Notice: All referenced brands, product names, service names and trademarks
                                                                                 are the property of their respective owners.

16. Contact information

For more information, please visit: http://www.nxp.com
For sales office addresses, please send an email to: salesaddresses@nxp.com

74HC_HCT02_3                                   Rev. 03 -- 18 September 2008       NXP B.V. 2008. All rights reserved.

Product data sheet                                                                                  14 of 15
NXP Semiconductors                                                                                74HC02; 74HCT02

                                                                                                                    Quad 2-input NOR gate

17. Contents

1     General description . . . . . . . . . . . . . . . . . . . . . . 1

2     Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

3     Ordering information . . . . . . . . . . . . . . . . . . . . . 1

4     Functional diagram . . . . . . . . . . . . . . . . . . . . . . 2

5     Pinning information . . . . . . . . . . . . . . . . . . . . . . 2

5.1   Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

5.2   Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 2

6     Functional description . . . . . . . . . . . . . . . . . . . 3

7     Limiting values. . . . . . . . . . . . . . . . . . . . . . . . . . 3

8     Recommended operating conditions. . . . . . . . 3

9     Static characteristics. . . . . . . . . . . . . . . . . . . . . 4

10    Dynamic characteristics . . . . . . . . . . . . . . . . . . 5

11    Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

12    Package outline . . . . . . . . . . . . . . . . . . . . . . . . . 8

13    Abbreviations . . . . . . . . . . . . . . . . . . . . . . . . . . 13

14    Revision history . . . . . . . . . . . . . . . . . . . . . . . . 13

15    Legal information. . . . . . . . . . . . . . . . . . . . . . . 14

15.1  Data sheet status . . . . . . . . . . . . . . . . . . . . . . 14

15.2  Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

15.3  Disclaimers . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

15.4  Trademarks . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

16    Contact information. . . . . . . . . . . . . . . . . . . . . 14

17    Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

                                                                                Please be aware that important notices concerning this document and the product(s)
                                                                                described herein, have been included in section `Legal information'.

                                                                                 NXP B.V. 2008.  All rights reserved.

                                                                                For more information, please visit: http://www.nxp.com
                                                                                For sales office addresses, please send an email to: salesaddresses@nxp.com

                                                                                                                                                     Date of release: 18 September 2008
                                                                                                                                                   Document identifier: 74HC_HCT02_3
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

74HC02D器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved