电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

74HC00

器件型号:74HC00
文件大小:28.03KB,共0页
厂商名称:PHILIPS [Philips Semiconductors]
厂商官网:http://www.semiconductors.philips.com/
下载文档

器件描述

文档预览

74HC00器件文档内容

                              INTEGRATED CIRCUITS

DATA SHEET

74HC00; 74HCT00                                   2003 Jun 30
Quad 2-input NAND gate

Product specification
Supersedes data of 1997 Aug 26
Philips Semiconductors                                                                  Product specification

  Quad 2-input NAND gate                                                     74HC00; 74HCT00

FEATURES                                                DESCRIPTION

Complies with JEDEC standard no. 8-1A                 The 74HC00/74HCT00 are high-speed Si-gate CMOS
ESD protection:                                       devices and are pin compatible with low power Schottky
                                                        TTL (LSTTL). They are specified in compliance with
   HBM EIA/JESD22-A114-A exceeds 2000 V                 JEDEC standard no. 7A.
   MM EIA/JESD22-A115-A exceeds 200 V
Specified from -40 to +85 C and -40 to +125 C.      The 74HC00/74HCT00 provide the 2-input NAND
                                                        function.

QUICK REFERENCE DATA
GND = 0 V; Tamb = 25 C; tr = tf = 6 ns.

SYMBOL                       PARAMETER                  CONDITIONS                  TYPICAL      UNIT
                                                                             74HC00 74HCT00

tPHL/tPLH    propagation delay nA, nB to nY         CL = 15 pF; VCC = 5 V 7  10              ns

CI           input capacitance                                         3.5   3.5             pF

CPD          power dissipation capacitance per gate notes 1 and 2      22    22              pF

Notes
1. CPD is used to determine the dynamic power dissipation (PD in W).

     PD = CPD VCC2 fi N + (CL VCC2 fo) where:
     fi = input frequency in MHz;
     fo = output frequency in MHz;
     CL = output load capacitance in pF;
     VCC = supply voltage in Volts;
     N = total load switching outputs;
     (CL VCC2 fo) = sum of the outputs.
2. For 74HC00 the condition is VI = GND to VCC.
     For 74HCT00 the condition is VI = GND to VCC - 1.5 V.

FUNCTION TABLE
See note 1.

                                INPUT                                        OUTPUT

             nA                                     nB                           nY
                                                                                  H
             L                                      L                             H
                                                                                  H
             L                                      H                             L

             H                                      L

             H                                      H

Note
1. H = HIGH voltage level;

     L = LOW voltage level.

2003 Jun 30                                         2
Philips Semiconductors                                                                 Product specification

  Quad 2-input NAND gate                                                 74HC00; 74HCT00

ORDERING INFORMATION

TYPE NUMBER  TEMPERATURE      PINS           PACKAGE             MATERIAL                 CODE
                   RANGE
74HC00N                         14            PACKAGE                plastic             SOT27-1
74HCT00N       -40 to +125 C   14                                   plastic             SOT27-1
74HC00D        -40 to +125 C   14               DIP14               plastic             SOT108-1
74HCT00D       -40 to +125 C   14               DIP14               plastic             SOT108-1
74HC00DB       -40 to +125 C   14                SO14               plastic             SOT337-1
74HCT00DB      -40 to +125 C   14                SO14               plastic             SOT337-1
74HC00PW       -40 to +125 C   14              SSOP14               plastic             SOT402-1
74HCT00PW      -40 to +125 C   14              SSOP14               plastic             SOT402-1
74HC00BQ       -40 to +125 C   14             TSSOP14               plastic             SOT762-1
74HCT00BQ      -40 to +125 C   14             TSSOP14               plastic             SOT762-1
               -40 to +125 C                 DHVQFN14
                                              DHVQFN14

PINNING       SYMBOL          DESCRIPTION     handbook, halfpage
             1A       data input
      PIN    1B       data input                                  1A 1           14 VCC
        1    1Y       data output                                                13 4B
        2    2A       data input                                  1B 2
        3    2B       data input
        4    2Y       data output                                 1Y 3           12 4A
        5    GND      ground (0 V)
        6    3Y       data output                                 2A 4   00      11 4Y
        7    3A       data input
        8    3B       data input                                  2B 5           10 3B
        9    4Y       data output
       10    4A       data input                                  2Y 6           9 3A
       11    4B       data input
       12    VCC      supply voltage                              GND 7          8 3Y
       13
       14                                                                MNA210

                                              Fig.1 Pin configuration DIP14, SO14 and
                                                        (T)SSOP14.

2003 Jun 30                                3
Philips Semiconductors                                                                                          Product specification

  Quad 2-input NAND gate                                                                          74HC00; 74HCT00

handbook, halfpage       1A VCC
                          1 14
                   1B 2
                                        13 4B

1Y 3                                    12 4A                        handbook, halfpage A
                                                                                           B
2A 4                            GND(1)  11 4Y                                                                    Y
2B 5                                    10 3B
                                                                                                          MNA211

2Y 6                                        9 3A
                       78
                                        MNA950
     Top view GND 3Y

(1) The die substrate is attached to this pad using conductive die   Fig.3 Logic diagram (one gate).
      attach material. It can not be used as a supply pin or input.

         Fig.2 Pin configuration DHVQFN14.

                                                                     handbook, halfpage       1   &

                                                                                                          3

handbook, halfpage                                                                            2

                          1 1A             1Y 3                                               4   &       6
                          2 1B             2Y 6                                               5
                                           3Y 8
                          4 2A             4Y 11                                               9  &       8
                          5 2B                                                                10
                                        MNA212
                          9 3A
                         10 3B

                         12 4A
                         13 4B

                                                                                              12  &       11
                                                                                              13

                                                                                                  MNA246

                      Fig.4 Function diagram.                                                 Fig.5 IEC logic symbol.
2003 Jun 30                                                          4
Philips Semiconductors                                                                          Product specification

  Quad 2-input NAND gate                                                          74HC00; 74HCT00

RECOMMENDED OPERATING CONDITIONS

                                                           74HC00                 74HCT00

SYMBOL       PARAMETER                  CONDITIONS                                                UNIT

                                                        MIN. TYP. MAX. MIN. TYP. MAX.

VCC          supply voltage                             2.0 5.0 6.0 4.5 5.0 5.5 V
VI           input voltage
VO           output voltage                             0  -             VCC 0    -        VCC V
Tamb         operating ambient
             temperature                                0  -             VCC 0    -        VCC V

                                        see DC and AC -40 +25 +125 -40 +25 +125 C
                                        characteristics per
                                        device

tr, tf       input rise and fall times  VCC = 2.0 V     -  -             1000 -   -        -      ns
                                        VCC = 4.5 V
                                        VCC = 6.0 V     -  6.0 500 -              6.0 500 ns

                                                        -  -             400 -    -        -      ns

LIMITING VALUES
In accordance with the Absolute Maximum Rating System (IEC 60134); voltages are referenced to GND (ground = 0 V).

SYMBOL       PARAMETER                                      CONDITIONS      MIN.       MAX.     UNIT
                                        VI < -0.5 V or VI > VCC + 0.5 V                       V
VCC          supply voltage             VO < -0.5 V or VO > VCC + 0.5 V  -0.5        +7.0     mA
                                        -0.5 V < VO < VCC + 0.5 V        -           20      mA
IIK          input diode current                                         -           20      mA
                                        Tamb = -40 to +125 C; note 1    -           25
IOK          output diode current

IO           output source or sink

             current

ICC, IGND    VCC or GND current                                          -           50      mA
Tstg         storage temperature
Ptot         power dissipation                                           -65         +150     C

                                                                         -           500      mW

Note
1. For DIP14 packages: above 70 C derate linearly with 12 mW/K.

     For SO14 packages: above 70 C derate linearly with 8 mW/K.
     For SSOP14 and TSSOP14 packages: above 60 C derate linearly with 5.5 mW/K.
     For DHVQFN14 packages: above 60 C derate linearly with 4.5 mW/K.

2003 Jun 30                                          5
Philips Semiconductors                                                                             Product specification

  Quad 2-input NAND gate                                                             74HC00; 74HCT00

DC CHARACTERISTICS

Type 74HC00
At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

                                       TEST CONDITIONS

SYMBOL       PARAMETER                                                  MIN.           TYP.     MAX. UNIT

                                       OTHER                 VCC (V)  1.5            1.2
                                                                      3.15           2.4
Tamb = -40 to +85 C; note 1                                          4.2            3.2
                                                                      -              0.8
VIH          HIGH-level input voltage                        2.0      -              2.1     -     V
                                                                      -              2.8
                                                             4.5                             -     V
                                                                      1.9            2.0
                                                             6.0      4.4            4.5     -     V
                                                                      5.9            6.0
VIL          LOW-level input voltage                         2.0      3.84           4.32    0.5   V
                                                                      5.34           5.81
                                                             4.5                             1.35 V
                                                                      -              0
                                                             6.0      -              0       1.8   V
                                                                      -              0
VOH          HIGH-level output voltage VI = VIH or VIL                -              0.15
                                                                      -              0.16
                                       IO = -20 A           2.0      -              -       -     V
                                                                      -              -
                                       IO = -20 A           4.5                             -     V
                                                                      -              -
                                       IO = -20 A           6.0                             -     V

                                       IO = -4.0 mA          4.5                             -     V

                                       IO = -5.2 mA          6.0                             -     V

VOL          LOW-level output voltage VI = VIH or VIL

                                       IO = 20 A            2.0                             0.1   V

                                       IO = 20 A            4.5                             0.1   V

                                       IO = 20 A            6.0                             0.1   V

                                       IO = 4.0 mA           4.5                             0.33 V

                                       IO = 5.2 mA           6.0                             0.33 V

ILI          input leakage current     VI = VCC or GND       6.0                             1.0  A

IOZ          3-state output OFF current VI = VIH or VIL;     6.0                             .5.0 A

                                       VO = VCC or GND

ICC          quiescent supply current VI = VCC or GND; IO = 0 6.0                            20    A

2003 Jun 30                                               6
Philips Semiconductors                                                                      Product specification

  Quad 2-input NAND gate                                                      74HC00; 74HCT00

                                       TEST CONDITIONS

SYMBOL       PARAMETER                                                  MIN.    TYP.     MAX. UNIT

                                       OTHER                 VCC (V)  1.5     -
                                                                      3.15    -
Tamb = -40 to +125 C                                                 4.2     -
                                                                      -       -
VIH          HIGH-level input voltage                        2.0      -       -       -     V
                                                                      -       -
                                                             4.5                      -     V
                                                                      1.9     -
                                                             6.0      4.4     -       -     V
                                                                      5.9     -
VIL          LOW-level input voltage                         2.0      3.7     -       0.5   V
                                                                      5.2     -
                                                             4.5                      1.35 V
                                                                      -       -
                                                             6.0      -       -       1.8   V
                                                                      -       -
VOH          HIGH-level output voltage VI = VIH or VIL                -       -
                                                                      -       -
                                       IO = -20 A           2.0      -       -       -     V
                                                                      -       -
                                       IO = -20 A           4.5                      -     V
                                                                      -       -
                                       IO = -20 A           6.0                      -     V

                                       IO = -4.0 mA          4.5                      -     V

                                       IO = -5.2 mA          6.0                      -     V

VOL          LOW-level output voltage VI = VIH or VIL

                                       IO = 20 A            2.0                      0.1   V

                                       IO = 20 A            4.5                      0.1   V

                                       IO = 20 A            6.0                      0.1   V

                                       IO = 4.0 mA           4.5                      0.4   V

                                       IO = 5.2 mA           6.0                      0.4   V

ILI          input leakage current     VI = VCC or GND       6.0                      1.0  A

IOZ          3-state output OFF current VI = VIH or VIL;     6.0                      10.0 A

                                       VO = VCC or GND

ICC          quiescent supply current VI = VCC or GND; IO = 0 6.0                     40    A

Note

1. All typical values are measured at Tamb = 25 C.

2003 Jun 30                                               7
Philips Semiconductors                                                                              Product specification

  Quad 2-input NAND gate                                                              74HC00; 74HCT00

Type 74HCT00
At recommended operating conditions; voltages are referenced to GND (ground = 0 V).

                                                     TEST CONDITIONS

SYMBOL                 PARAMETER                                                    MIN.   TYP.  MAX. UNIT

                                                     OTHER           VCC (V)              1.6
                                                                                          1.2
Tamb = -40 to +85 C; note 1
                                                                                          4.5
VIH          HIGH-level input voltage                                4.5 to 5.5  2.0      4.32   -    V
                                                                     4.5 to 5.5  -
VIL          LOW-level input voltage                                                      0      0.8  V
                                                                     4.5         4.4      0.15
VOH          HIGH-level output voltage            VI = VIH or VIL    4.5         3.84     -
                                                     IO = -20 A                          -
                                                     IO = -4.0 mA    4.5         -               -    V
                                                                     4.5         -        -
                                                  VI = VIH or VIL    5.5         -        150    -    V
                                                     IO = 20 A      5.5         -
VOL          LOW-level output voltage                                                     -
                                                     IO = 4.0 mA     5.5         -        -
                                                                                                 0.1  V
                                                  VI = VCC or GND    4.5 to 5.5  -        -
                                                                                          -      0.33 V
                                                  VI = VIH or VIL;
ILI          input leakage current                VO = VCC or GND;                        -      1.0 A
                                                  IO = 0                                  -
IOZ          3-state output OFF current                                                   -      5.0 A
                                                  VI = VCC or GND;                        -
ICC          quiescent supply current             IO = 0                                         20   A
                                                  VI = VCC - 2.1 V;                       -
ICC          additional supply current per input  IO = 0                                  -      675 A

Tamb = -40 to +125 C

VIH          HIGH-level input voltage                                4.5 to 5.5 2.0              -    V

VIL          LOW-level input voltage                                 4.5 to 5.5 -                0.8  V

VOH          HIGH-level output voltage            VI = VIH or VIL

                                                     IO = -20 A     4.5         4.4             -    V

                                                     IO = -4.0 mA 4.5            3.7             -    V

VOL          LOW-level output voltage             VI = VIH or VIL

                                                     IO = 20 A      4.5         -               0.1  V

                                                     IO = 4.0 mA     4.5         -               0.4  V

ILI          input leakage current                VI = VCC or GND 5.5            -               1.0 A
IOZ          3-state output OFF current
                                                  VI = VIH or VIL;   5.5         -               10 A
ICC          quiescent supply current
ICC          additional supply current per input  VO = VCC or GND;

                                                  IO = 0

                                                  VI = VCC or GND; 5.5           -               40   A

                                                  IO = 0

                                                  VI = VCC - 2.1 V; 4.5 to 5.5 -                 735 A
                                                  IO = 0

Note
1. All typical values are measured at Tamb = 25 C.

2003 Jun 30                                               8
Philips Semiconductors                                                                    Product specification

  Quad 2-input NAND gate                                                    74HC00; 74HCT00

AC CHARACTERISTICS

Type 74HC00
GND = 0 V; tr = tf = 6 ns; CL = 50 pF.

                                                     TEST CONDITIONS

SYMBOL                 PARAMETER                                         MIN.  TYP.  MAX. UNIT

                                                     WAVEFORMS  VCC (V)

Tamb = -40 to +85 C; note 1                 see Fig.6          2.0      -     25    115 ns
tPHL/tPLH propagation delay nA, nB to nY     see Fig.6
                                             see Fig.6
                                                                4.5      -     9     23  ns

                                                                6.0      -     7     20  ns

tTHL/tTLH output transition time                                2.0      -     19    95  ns

                                                                4.5      -     7     19  ns

                                                                6.0      -     6     16  ns

Tamb = -40 to +125 C                        see Fig.6          2.0      -     -     135 ns
tPHL/tPLH propagation delay nA, nB to nY     see Fig.6
                                             see Fig.6
                                                                4.5      -     -     27  ns

                                                                6.0      -     -     23  ns

tTHL/tTLH output transition time                                2.0      -     -     110 ns

                                                                4.5      -     -     22  ns

                                                                6.0      -     -     19  ns

Note
1. All typical values are measured at Tamb = 25 C.

Type 74HCT00
GND = 0 V; tr = tf = 6 ns; CL = 50 pF

                                                     TEST CONDITIONS

SYMBOL                 PARAMETER                                         MIN.  TYP   MAX. UNIT

                                                     WAVEFORMS  VCC (V)

Tamb = -40 to +85 C; note 1

tPHL/tPLH    propagation delay nA, nB to nY  see Fig.6          4.5      -     12    24  ns
tTHL/tTLH    output transition time
                                                                4.5      -     -     29  ns

Tamb = -40 to +125 C

tPHL/tPLH    propagation delay nA, nB to nY  see Fig.6          4.5      -     -     29  ns
tTHL/tTLH    output transition time
                                                                4.5      -     -     22  ns

Note
1. All typical values are measured at Tamb = 25 C.

2003 Jun 30                                          9
Philips Semiconductors                                                              Product specification

  Quad 2-input NAND gate                                              74HC00; 74HCT00

AC WAVEFORMS

             handbook, halfpage VI          VM                tPLH
                   nA, nB input                        tPHL
                                       GND                      tTLH
                                                 VM
                                       VOH              tTHL  MNA218
                     nY output

                                       VOL

74HC00: VM = 50%; VI = GND to VCC.
74HCT00: VM = 1.3 V; VI = GND to 3 V.

                     Fig.6 Waveforms showing the input (nA, nB) to output (nY) propagation delays.

2003 Jun 30                                 10
Philips Semiconductors                                                                                                                           Product specification

  Quad 2-input NAND gate                                                                                                           74HC00; 74HCT00

PACKAGE OUTLINES                                                                                                                                                SOT27-1
DIP14: plastic dual in-line package; 14 leads (300 mil)

                                                           D                                                                            ME

             seating plane                                                                                       A2 A        c
                                                                                                          A1                           (e 1)
                            L                                                                             wM                           MH
                                                                                              b1
                               Z                  e                                           8

                                                                                 b
                                     14

                                     pin 1 index

                                                                                                         E

                                     1                                                        7

                                                                   0                          5          10 mm

                                                                                       scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT    A                       A1       A2          b     b1                       c  D (1)      E (1)  e             e1    L     ME         MH    w        Z (1)
      max.                     min.     max.                                                                                                               max.

mm           4.2               0.51     3.2          1.73  0.53    0.36 19.50 6.48                       2.54          7.62  3.60  8.25       10.0  0.254  2.2
                                                     1.13  0.38    0.23 18.55 6.20                                           3.05  7.80       8.3

inches 0.17                    0.02     0.13      0.068 0.021 0.014                    0.77       0.26   0.1           0.3   0.14  0.32       0.39  0.01 0.087
                                                  0.044 0.015 0.009                    0.73       0.24                       0.12  0.31       0.33

Note
1. Plastic or metal protrusions of 0.25 mm (0.01 inch) maximum per side are not included.

OUTLINE                                                          REFERENCES                                                         EUROPEAN        ISSUE DATE
VERSION                                                                                                                            PROJECTION
                                        IEC                JEDEC                       JEITA                                                          99-12-27
SOT27-1                              050G04                                                                                                           03-02-13
                                                           MO-001                      SC-501-14

2003 Jun 30                                                                                   11
Philips Semiconductors                                                                                                              Product specification

  Quad 2-input NAND gate                                                                                              74HC00; 74HCT00

SO14: plastic small outline package; 14 leads; body width 3.9 mm                                                                                 SOT108-1

                                                 D                                                    E                     A

                     y                                                                                                                 X
                 Z
               14                                                                c                                                     vM A
                                                                                                             HE
                  pin 1 index
                1                                                      8

                                  e                                                                                   Q

                                                                                      A2                                    (A 3)   A
                                                                                           A1

                                                                    7        wM                                                   
                                                                bp                                             Lp
                                                                                                              L

                                                                                                      detail X

                                                            0             2.5           5 mm

                                                                          scale

DIMENSIONS (inch dimensions are derived from the original mm dimensions)

        A                                                   D(1) E(1)                                                                      Z (1)  
UNIT max. A1          A2     A3    bp               c                     e      HE         L  Lp                Q    v     w          y

mm      1.75   0.25   1.45   0.25  0.49             0.25  8.75  4.0       1.27   6.2    1.05   1.0               0.7  0.25 0.25     0.1    0.7    8o
               0.10   1.25         0.36             0.19  8.55  3.8              5.8           0.4               0.6                       0.3

inches  0.069  0.010  0.057  0.01  0.019 0.0100 0.35            0.16      0.05   0.244  0.041  0.039  0.028           0.01  0.01    0.004  0.028  0o
               0.004  0.049        0.014 0.0075 0.34            0.15             0.228         0.016  0.024                                0.012

Note
1. Plastic or metal protrusions of 0.15 mm (0.006 inch) maximum per side are not included.

OUTLINE                                                   REFERENCES                                                   EUROPEAN           ISSUE DATE
VERSION                                                                                                               PROJECTION
                        IEC                         JEDEC                 JEITA                                                             99-12-27
SOT108-1              076E06                                                                                                                03-02-19
                                                    MS-012

2003 Jun 30                                                               12
Philips Semiconductors                                                                                                           Product specification

  Quad 2-input NAND gate                                                                                           74HC00; 74HCT00

SSOP14: plastic shrink small outline package; 14 leads; body width 5.3 mm                                                                              SOT337-1

                                       D                                                                E                        A

                                                                                                                                               X

                                                                                   c                    HE                                     vM A
                       y

                   Z

                   14                            8

                                                                                                                   Q

                                                                                            A2                           (A 3 )             A
                                                                                                 A1

                            pin 1 index

                      1                          7                                                                                       
                                e                         wM                                                           Lp
                                                                                                                      L
                                              bp
                                                                                                              detail X

                                                      0                               2.5        5 mm

                                                                   scale

DIMENSIONS (mm are the original dimensions)

UNIT    A    A1        A2          A3     bp  c      D (1) E (1)                      e     HE       L  Lp    Q       v          w             y  Z (1)  
      max.

mm    2      0.21     1.80  0.25       0.38   0.20    6.4     5.4                     0.65  7.9  1.25   1.03  0.9     0.2 0.13 0.1                1.4    8o
             0.05     1.65             0.25   0.09    6.0     5.2                           7.6         0.63  0.7                                 0.9    0o

Note
1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                             REFERENCES                                                      EUROPEAN                      ISSUE DATE
                                                                                                                   PROJECTION
VERSION                    IEC                JEDEC                JEITA                                                                            99-12-27
                                                                                                                                                    03-02-19
SOT337-1                                      MO-150

2003 Jun 30                                                                           13
Philips Semiconductors                                                                                                       Product specification

  Quad 2-input NAND gate                                                                                       74HC00; 74HCT00

TSSOP14: plastic thin shrink small outline package; 14 leads; body width 4.4 mm                                                                  SOT402-1

                                    D                                                                E            A        X

                                                                                   c                 HE                                    vM A
                   y

                         Z

                   14                             8

                                                                                                               Q

                                                                                      A2                          (A 3)                    A
                                                                                           A1
                              pin 1 index

                   1                               7                                                                                    
                              e                            wM                                                       Lp
                                                                                                                L
                                                bp
                                                                                                         detail X

                                                     0            2.5                          5 mm

                                                                  scale

DIMENSIONS (mm are the original dimensions)

UNIT    A    A1    A2         A3  bp         c       D (1) E (2)  e                   HE       L     Lp  Q     v     w                     y     Z (1)
      max.

mm    1.1    0.15  0.95  0.25     0.30       0.2     5.1  4.5     0.65                6.6      1     0.75 0.4  0.2 0.13 0.1                      0.72  8o
             0.05  0.80           0.19       0.1     4.9  4.3                         6.2            0.50 0.3                                    0.38  0o

Notes
1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.
2. Plastic interlead protrusions of 0.25 mm maximum per side are not included.

OUTLINE                                           REFERENCES                                                    EUROPEAN                      ISSUE DATE
                                                                                                               PROJECTION
VERSION                  IEC                 JEDEC                JEITA                                                                         99-12-27
                                                                                                                                                03-02-18
SOT402-1                                   MO-153

2003 Jun 30                                                       14
Philips Semiconductors                                                                                               Product specification

  Quad 2-input NAND gate                                                                               74HC00; 74HCT00

DHVQFN14: plastic dual in-line compatible thermal enhanced very thin quad flat package; no leads;

14 terminals; body 2.5 x 3 x 0.85 mm                                                                                                  SOT762-1

                                       D                       BA

                                                                                           A

                                                                                              A1

                                                                                E                                                  c

             terminal 1                                                                                     detail X
             index area

              terminal 1               e1                                                                                    C

              index area

                                 e            b                vM C AB                     y1 C                                 y

                            2                          6       wM C

                   L

                         1                                7
                   Eh                                         e

                       14                                 8

                            13                      9

                                       Dh                                                                                 X
                                                                                                       5 mm
                                    0                          2.5

                                                               scale

DIMENSIONS (mm are the original dimensions)

UNIT  A(1)    A1         b  c       D(1) Dh E(1) Eh       e         e1             L    v  w      y    y1
      max.

mm    1      0.05     0.30  0.2     3.1 1.65  2.6 1.15    0.5       2              0.5  0.1 0.05 0.05  0.1
             0.00     0.18          2.9 1.35  2.4 0.85                             0.3

Note
1. Plastic or metal protrusions of 0.075 mm maximum per side are not included.

    OUTLINE                                   REFERENCES                                              EUROPEAN                     ISSUE DATE
                                                                                                     PROJECTION
VERSION                     IEC              JEDEC           JEITA                                                                    02-10-17
                                                                                                                                      03-01-27
    SOT762-1                ---        MO-241                  ---

2003 Jun 30                                                    15
Philips Semiconductors                                                           Product specification

  Quad 2-input NAND gate                                           74HC00; 74HCT00

DATA SHEET STATUS

LEVEL  DATA SHEET        PRODUCT                                               DEFINITION
         STATUS(1)      STATUS(2)(3)
                                       This data sheet contains data from the objective specification for product
I      Objective data  Development     development. Philips Semiconductors reserves the right to change the
                                       specification in any manner without notice.
II     Preliminary data Qualification
                                       This data sheet contains data from the preliminary specification.
III    Product data Production         Supplementary data will be published at a later date. Philips
                                       Semiconductors reserves the right to change the specification without
                                       notice, in order to improve the design and supply the best possible
                                       product.

                                       This data sheet contains data from the product specification. Philips
                                       Semiconductors reserves the right to make changes at any time in order
                                       to improve the design, manufacturing and supply. Relevant changes will
                                       be communicated via a Customer Product/Process Change Notification
                                       (CPCN).

Notes
1. Please consult the most recently issued data sheet before initiating or completing a design.
2. The product status of the device(s) described in this data sheet may have changed since this data sheet was

     published. The latest information is available on the Internet at URL http://www.semiconductors.philips.com.
3. For data sheets describing multiple type numbers, the highest-level product status determines the data sheet status.

DEFINITIONS                                                        DISCLAIMERS

Short-form specification  The data in a short-form                 Life support applications  These products are not
specification is extracted from a full data sheet with the         designed for use in life support appliances, devices, or
same type number and title. For detailed information see           systems where malfunction of these products can
the relevant data sheet or data handbook.                          reasonably be expected to result in personal injury. Philips
                                                                   Semiconductors customers using or selling these products
Limiting values definition  Limiting values given are in           for use in such applications do so at their own risk and
accordance with the Absolute Maximum Rating System                 agree to fully indemnify Philips Semiconductors for any
(IEC 60134). Stress above one or more of the limiting              damages resulting from such application.
values may cause permanent damage to the device.
These are stress ratings only and operation of the device          Right to make changes  Philips Semiconductors
at these or at any other conditions above those given in the       reserves the right to make changes in the products -
Characteristics sections of the specification is not implied.      including circuits, standard cells, and/or software -
Exposure to limiting values for extended periods may               described or contained herein in order to improve design
affect device reliability.                                         and/or performance. When the product is in full production
                                                                   (status `Production'), relevant changes will be
Application information  Applications that are                     communicated via a Customer Product/Process Change
described herein for any of these products are for                 Notification (CPCN). Philips Semiconductors assumes no
illustrative purposes only. Philips Semiconductors make            responsibility or liability for the use of any of these
no representation or warranty that such applications will be       products, conveys no licence or title under any patent,
suitable for the specified use without further testing or          copyright, or mask work right to these products, and
modification.                                                      makes no representations or warranties that these
                                                                   products are free from patent, copyright, or mask work
                                                                   right infringement, unless otherwise specified.

2003 Jun 30                                                    16
Philips Semiconductors a worldwide company

Contact information
For additional information please visit http://www.semiconductors.philips.com. Fax: +31 40 27 24825
For sales offices addresses send e-mail to: sales.addresses@www.semiconductors.philips.com.

Koninklijke Philips Electronics N.V. 2003                                SCA75

All rights are reserved. Reproduction in whole or in part is prohibited without the prior written consent of the copyright owner.

The information presented in this document does not form part of any quotation or contract, is believed to be accurate and reliable and may be changed
without notice. No liability will be accepted by the publisher for any consequence of its use. Publication thereof does not convey nor imply any license
under patent- or other industrial or intellectual property rights.

Printed in The Netherlands  613508/03/pp17   Date of release: 2003 Jun 30  Document order number: 9397 750 11258
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

74HC00器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved