电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

6263N48-UR

器件型号:6263N48-UR
器件类别:半导体    模拟混合信号IC   
厂商名称:THAT Corporation
厂商官网:http://www.thatcorp.com/
标准:
下载文档

器件描述

Microphone Preamplifiers 2-Ch Low-Noise PGM Gain Preamplifier

参数
产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
THAT Corporation
产品种类:
Product Category:
Microphone Preamplifiers
RoHS:YES
系列:
Series:
626x
Amplifier Type:Audio Preamplifer
Number of Channels:2 Channel
THD plus Noise:0.15 %
CMRR - Common Mode Rejection Ratio:65 dB
电源电压-最大:
Supply Voltage - Max:
5 V
电源电压-最小:
Supply Voltage - Min:
3.3 V
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
QFN-48
封装:
Packaging:
Reel
产品:
Product:
Microphone Preamplifiers
商标:
Brand:
THAT
Input Voltage Range - Max:5 V
Moisture Sensitive:Yes
工作电源电流:
Operating Supply Current:
3 mA
产品类型:
Product Type:
Microphone Preamplifiers
工厂包装数量:
Factory Pack Quantity:
4000
子类别:
Subcategory:
Audio ICs
Voltage Gain dB:- 8 dB to + 34 dB

6263N48-UR器件文档内容

                                                                                                   2-Channel Low-Noise Programmable-

                                                                                                              Gain Preamplifier - ADC Driver IC

                                                                                                                                        THAT 6261, 6263, 6266

                      FEATURES                                                                                                APPLICATIONS

     Low noise: –127 dBu EIN1 (max gain)                                                            Digitally controlled input stages

     –8 dB to +34 dB gain                                                                                    Microphone preamplifiers

     Choice of step size: 1, 3, or 6dB                                                                       Instrumentation amplifiers

     +16.5 dBu maximum input (min gain)                                                                      Differential amplifiers

     Integrated ADC driver with reference input

     High common-mode rejection: >65dB                                                              Audio mixing consoles

     Very low power: 30 mW per channel                                                              PC audio interfaces

     Unipolar or Bipolar power supplies                                                             Digital video cameras

          Analog: +10V +5V or ±5V; Digital: +3.3V

     Small form factor: 7x7mm QFN package                                                           Digital audio snakes

     Zero crossing detectors minimize zipper noise                                                  Portable audio recorders

     Daisy-chainable SPI control interface                                                          Programmable gain amplifiers

     Individually controlled Standby and Mute

                                                                       Description

          The THAT 626x is a family of two-channel “all-in-                                     BUSY pin for each channel allows external events to be

   one”   digitally   controlled  preamplifiers       with            integrated                synchronized with zero crossings. This enables exter-

   ADC drivers. Gain is programmable from -8 to +34dB.                                        nal gain changes to by seamless with internal ones.

   The 626x family includes three products distinguished                                              The low-power (60mW) devices can be powered

   primarily by step size:                                                                      from     unipolar             (+10V          and  +5V)      or  bipolar    (±5V)

          Part        6261                 6263                       6266                      supplies.           The       parts     are   controlled      via  a    4-wire  SPI

      Step size       1dB                  3dB                        6dB                       interface           running         at  up    to   7.5  MHz       (+3.3V     supply).

          All three parts offer excellent noise performance: at                                 Multiple devices may be daisy-chained using one chip

   +34dB gain, the 6261 EIN is –127dBu, while the 6263                                         select.

   and 6266 are -126dBu. Dynamic range at -8dB gain is                                               Four          general         purpose        logic  outputs     (GPOs)    are

   up to 118.7dB.                                                                              available to control external circuitry (e.g., pad, phan-

          The parts’ outputs interface directly to commonly                                     tom power). The GPOs may be synchronized with ze-

   used   5V   ADC   ICs  with   2Vrms        differential           full-scale               ro-crossings.                 Each     channel     may    be  set  to        low-power

   inputs. Therefore, they serve as a complete solution to                                      standby mode, and can be muted by about 62 dB.

   connect an audio input to an A/D converter.                                                        The 626x comes in a 7X7 mm 48-pin QFN pack-

          To minimize audibility of gain changes with signal,                                   age. They are truly all-in-one mic preamps – from XLR

   all 626x family members can be programmed to syn-                                            to ADC.

   chronize gain changes with signal zero crossings. A

                                                                            +        +

                                                 +5V             -5V                                  +5V           GND

                                                      V A+       V A-      PO+  DI+  PO-  DI-   V CM          V AD  AGND

          MIC / LINE

          INPUT                                                                                                                         RFB-                          REF

                                                                                                                                        CFB-

                                           IN+

                      RFI                                                                             CH1                               OUT-

                      AND                  CG1                                                        ADC                                                          ADC

                      PHANTOM                               CH1                                                                        OUT+                       2 VRMS FS

                                           CG2        PREAMP                                          DRIVER

                      POWER

                      PROTECTION                                                                                                       CFB+

                                           IN-

                                                                                                                                       RFB+

                                                                 RG                                           RFB

                                                                                          GAIN

                                  GPO 1-4                                                                                ZCD

                                                                                                                         1

                                           VD         4                              SERIAL

                                  +3.3V                                              INTERFACE                                                SPI

                                  GND      DGND                                                                                     4

                                                                                                                         ZCD

                                                                                                                         2

                             Figure 1. 626x simplified block diagram, bipolar supplies (one channel shown).

1  6261,  150 termination, 20kHz bandwidth, unweighted

                      THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                            Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                  Copyright © 2018, THAT Corporation; Doc 600190 Rev 05
Document 600190 Rev 05                              Page 2 of 20                 THAT 626x 2-Channel Low-Noise Programmable

                                                                                              Gain Preamplifier – ADC Driver IC

                                                  SPECIFICATIONS2

                                Absolute Maximum Ratings3

Total Analog Supply             (VA+ – VA-)                13 V    Maximum Analog Dix Input Voltage          VIAMAX_DI          VA++2.5V

Preamp Positive Supply          (VA+ – AGND)               6.5 V   Minimum Analog Dix Input Voltage          (VIAMIN_DI)        VA- - 0.3V

Preamp Negative Supply          (VA- – AGND)               -6.5 V  Maximum Analog Inx Input Voltage          (VIAMAX_IN)      VA+ + 0.3V

Digital Logic Supply            (VD – DGND)                +4.5 V  Minimum Analog Inx Input Voltage          (VIAMIN_IN)        VA- - 0.3V

AGND – DGND Difference          (AGND – DGND)              0.3 V   Maximum Digital Input Voltage             (VIDMAX)         VD + 0.3 V

Maximum Input Current           (IN+_CH1, IN-_CH1,         20 mA   Minimum Digital Input Voltage             ( VIDMIN)    DGND – 0.3 V

                                IN+_CH2, IN-_CH2)

Maximum VD – DGND Current                                  65 mA   Storage Temperature Range                  (TSTG)      -40 to +125 ºC

ADC Driver Supply               (VAD – AGND)               +5.5V   Operating Temperature Range                (TOP)       -40 to +85 ºC

                                                                   Maximum Junction Temperature              (TJMAX)               +125 ºC

                                626x Electrical Characteristics4

Parameter                       Symbol                     Conditions                Min.            Typ.     Max.                 Units

Power Supply

Recommended Operating Voltages

Preamp Positive Supply                  VA+                Bipolar supply            +3.9            +5.0     +5.5                 V

                                                           Unipolar supply           +7.8         +10.0       +11.0                V

Preamp Negative Supply                  VA-                Bipolar supply            -3.9            -5.0     -5.5                 V

                                                           Unipolar supply           -0.1            0        +0.1                 V

ADC Driver Supply                       VAD                                          +3.8            +5.0     +5.25                V

Digital Logic Supply                    VD                                           +3.0            +3.3     +3.6                 V

Quiescent Current

Preamp Positive Supply Current              IA+           Normal operation              —            4.8      6.5                  mA

                                        IA+_off     Both channels in standby            —            100             —             µA

Preamp Negative Supply Current              IA-           Normal operation              —            4.8      6.5                  mA

                                        IA-_off     Both channels in standby            —            100             —             µA

ADC Driver Supply Current               IAD               Normal operation              —            2.5      4.0                  mA

                                        IAD_off     Both channels in standby            —            100             —             µA

Digital Logic Supply Current                ID             6261/6263                    —            10              —             µA

                                                                6266                    —            0.5             —             µA

System AC Characteristics

                                                           6261                      6263                     6266

Parameter             Symbol    Conditions          Min.   Typ.    Max.     Min.     Typ.   Max.     Min.     Typ.        Max.     Units

Gain Range                                          -8     —          34    -8       —      34          -8    —           34       dB

Step Size                                           0.5    1          1.5     2      3      4             4   6           8        dB

Gain Error                    Gain:[-8dB ~30dB]     -0.5   ±0.2       0.5   -0.5     ±0.2   0.5      -0.5     ±0.2        0.5      dB

                              Gain:[31dB ~ 34dB]    -1     ±0.3       1     -1       ±0.3   1           -1    ±0.3        1        dB

Gain Matching                                     -0.25    ±0.02   0.25     -0.25    ±0.02  0.25     -0.25    ±0.02       0.25     dB

Between Channels

Mute Attenuation                                    —      -62        —     —        -62    —           —     -62         —        dB

Channel Isolation               Rs=150 ohm          —      -100       —     —        -100   —           —     -100        —        dB

                                f=1kHz

CMRR                          f=1kHz,Gain=-8dB      —      65         —     —        65     —           —     65          —        dB

                                Gain= +34dB         —      104        —     —        104    —           —     104         —        dB

Max Differential        VID   (-8 dB Gain THD:             16.5                      16.5                     16.5                 dBu

Input Level                     0.15% @1kHz)

Input Common-         VICM    Linear operation    VA-+1.2  —       VA+-1.2  VA-+1.2  —      VA+-1.2  VA-+1.2  —           VA+-1.2  V

Mode Range

                       THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                             Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                   Page 3 of 20                                    Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

System AC Characteristics (cont’d)

                            1kHz, 2Vrms Out

THD+N                               +10dB Gain      —        0.0015  —           —      0.0015     —  —       0.0015     —     %

                                    -8dB Gain       —        0.05    —           —      0.05       —  —       0.05       —     %

                            Rs=150Ω,20kHz BW

                                    Gain = -8 dB    —        -102.5  —           —      -102.5     —  —       -102.5     —  dBu

Equivalent Input      EIN           Gain = 1 dB     —        -111.0  —           —      -111.0     —  —       -111.0     —  dBu

Noise                               Gain = +10 dB   —        -118.5  —           —      -118.5     —  —       -118.5     —  dBu

                                    Gain = +22 dB   —        -125.0  —           —      -125.0     —  —       -125.0     —  dBu

                                    Gain = +34 dB   —        -127    —           —      -126       —  —       -126       —  dBu

Preamp

Parameter                           Symbol                      Conditions              Min.          Typ.    Max.          Units

Input Offset Voltage, Differential  VHV_OSI                                             —             ±2.0    —             mV

Input Bias Current                  IHV_B                                               —             2.5     —             µA

Input Offset Current                IHV_OS                                              —             250     —             nA

Slew Rate                           SR                  RL   =  2 kΩ, CL = 5 pF         —             6.7     —             V/µS

VA+, VA- Power Supply Rej.          PSRRHV          DC  VA+  =  -VA- = 3.9 V to 5.5  V  —             85      —             dB

Output Swing                        VHV_OUT                                             VA- +1        —       VA+ –1        V

ADC Driver

Input Differential Voltage          VLV_in_dif                                          VA-                   VA++2         V

Input Common-Mode Voltage           VLV_in_cm           Linear operation                3.5-2.5*VCM           VA++2         V

Voltage at CFB+, CFB-               VCFG+, CFB-                                         1.0                   VAD           V

Differential Output Offset          VLV_OD                                              -2            ±0.3    2             mV

LV Output Voltage                   VLV_OUT                     RL = 1 kΩ               0.5           —       VAD – 0.5     V

Slew Rate                           SR                  RL = 5 kΩ, CL = 10 pF           —             4.5     —             V/µS

Output Resistive Loading                       RL                                       1             —       —             kΩ

Capacitive Load Stability                      CL   CL Directly on Output Pins          —             —       100           pF

VAD Power Supply Rejection          PSRRLV          DC VAD = +3.8 V to +5.25 V          —             95      —             dB

VCM Input Impedance                 ZCM                                                 —             >100/2  —             MΩ /pF

VCM Input Voltage Range             VICM                                                (VAD/2)-1     VAD/2   (VAD/2)+1     V

Zero-Crossing Detector

Zero-Crossing Detector Threshold    VTZCD                                               —             ±10     —             mV

Zero-Crossing Timeout               TZCD                                                —             22      35            ms

Digital I/O and Switching

High Level Input Voltage                       VIH                                      0.7*VD        —       —             V

Low Level Input Voltage                        VIL                                      —             —       0.3*VD        V

High Level Output Voltage           VOH                         Iout = 4 mA             0.8*VD        —       —             V

Low Level Output Voltage            VOL                      Iout = -4 mA               —             —       0.4           V

                      THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                            Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                    Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                    Page 4 of 20                 THAT 626x 2-Channel Low-Noise Programmable

                                                                                                Gain Preamplifier – ADC Driver IC

Digital I/O and Switching (cont’d)

Input Leakage Current                      IIN                                         —        2       —                            µA

Input Capacitance                          CIN                                         —        3.5     —                            pF

High-level Output Current                  IOH                                         —        4       25                           mA

Low-level Output Current                   IOH                                         -25      4       —                            mA

SCLK Frequency                             fSCLK                                       —        —       7.5                          MHz

SCLK Low Time                              tSCL                                        40       —       —                            ns

SCLK High Time                             tSCH                                        40       —       —                            ns

DIN to SCLK Rising Setup                   tDSU                                        15       —       —                            ns

SCLK Rising to DIN Hold Time               tDH                                         15       —       —                            ns

CS Enabled to SCLK High                    tCSCR                                       50       —       —                            ns

CS Enabled to DOUT Active                  tCSDA                                       100      —       —                            ns

CS Release to DOUT Tristate                tCSDH                                       5        —       20                           ns

SCLK Falling to DOUT Valid                 tCFDO                                       —        —       15                           ns

SCLK Falling to CS Inactive                tCFCS                                       40       —       —                            ns

CS High Time Bet. Transmissions            tCSH                                        25       —       —                            µs

CS Release to SCLK Rising                  tCSRCR                                      100      —       —                            ns

2 All specifications subject to change without notice.

3 Stresses above those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress

ratings only; the functional operation of the device at these or any other conditions above those indicated in the operational sec-

tions of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device

reliability.

4 Unless otherwise noted, VA+ = +5V, VA- =-5V, VAD = +5V, VD = +3.3V, VCM = +2.5V, TA = 25 ºC.

RST

                            t SRS

                                                                                                        t CSH

CS

                                   t CSCR          t SCH                t SCL                   t CFCS  t CSRCR

SCLK

                                    t DSU  t DH

DIN

                                                                        t CFDO                          t CSDH

                   t CSDA

DOUT

                                                        Figure 2. SPI timing diagram.

                       THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                             Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                    Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                                              Page 5 of 20                                           Document 600190 Rev             05

Gain Preamplifier – ADC Driver IC

                                                             Typical              Performance Graphs

[dBu]                                                                                                 [%]

-103                                                                                                  0.1

-105                                                                                                  0.05

                                                   Rs = 0 Ohm

                                                   Rs = 150 Ohm

- 110

                                                                                                      0.01

- 115                                                                                                 0.005

                                                                                                      0.002

-120

                                                                                                      0.001

-125                                                                                                  0.0005

-130                                                                                                  0.0001

        -8       -4    0        6          12  18        24      30  34     [dB]                              -8  -4      0     6          12  18   24         30    34  [dB]

Figure 3. 6261 EIN vs. gain, 0and 150 termination.                                                 Figure 4. 6261 THD+N vs gain, f=1kHz, Vout=2Vrms

        [%]                                                                                           [%]

                                                                                                      0.05

        1            Gain=-8dB                                                                                                  Gain=-8dB          fin = 1kHz

                     Gain=-5dB                                                                                                  Gain=-5dB

                     Gain=-2dB                                                                                                  Gain=-2dB

                     Gain=1dB                                                                                                   Gain=1dB

                                                                                                                                Gain=10dB

                 Gain=10dB                                                                                                      Gain=34dB

                 Gain=34dB                                                                            0.01

        0.1

0.05                                                                                                  0.005

0.01

0.005

                                                                                                      0.001

0.001

                                                                                                      0.0005

0.0005

                                                                            [dBu]                                                                                        [Hz]

Figure       5.  6261  THD+N       vs.     output  swing     at  different  gains.                                Figure 6. 6261 THD+N at Vout=1Vrms

                                                                                                                          vs. frequency, 22kHz BW.

[%]                                                                                                   [dB]

                                Gain=-8dB          fin = 1kHz                                         -65

                                Gain=-5dB

                                Gain=-2dB                                                             -70

0.05                            Gain=1dB

                                Gain=10dB                                                             -75

                                Gain=34dB

                                                                                                      -80

                                                                                                      -85

0.01

                                                                                                      -90

0.005                                                                                                 -95

                                                                                                      -100

                                                                                                      -105

0.001                                                                                                 - 1 10

0.0005                                                                                                - 1 15

                                                                                                                                                    -8dB

0.0003                                                                                                -120

                                                                                  [Hz]                                                                                   [Hz]

             Figure       7. 6261 THD+N at Vout=1.8Vrms                                                       Figure  8.  6261  ADC driver stage VAD           PSRR

                          vs. frequency, 22kHz BW.                                                                              vs. frequency.

[dB]                                                                                                  [dB]

-60                                                                                                   -50

-65                                                                                                   -55

-70                                                                                                   -60

-75                                                                                                   -65

-80                                                                                                   -70

-85                                                                                                   -75

-90                                                                                                   -80

-95

-100                                                                                                  -85

                                                   -8dB                                               -90                                          -8dB

-105                                               1dB                                                                                              1dB

- 1 10                                             10dB                                               -95                                          10dB

                                                   19dB                                               -100                                         19dB

- 1 15                                                                                                                                             28dB

-120                                               28dB                                               -105

                                                   34dB                                                                                            34dB

-125                                                                                                  - 1 10

-130                                                                                                  - 1 15

                                                                            [Hz]                                                                                     [Hz]

             Figure 9.          6261 preamp stage VA+ PSRR                                                    Figure 10. 6261 preamp stage VA-                 PSRR

                       vs.      frequency & gain setting.                                                                    vs. frequency & gain.

                                THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                   Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                                   Copyright © 2018, THAT Corporation; All rights reserved.
Document  600190 Rev 05                      Page 6 of 20                THAT 626x 2-Channel Low-Noise     Programmable

                                                                                     Gain Preamplifier –   ADC Driver IC

                         V A+         V  A-  V AD  AGND              VD  DGND        V CM

          DI+_CH1                                          To Ch. 2

          PO+_CH1                                                                               RFB-_CH1

          IN+_CH1                                                                               CFB-_CH1

                         +

          IN-_CH1        –     Ch. 1                                     Ch. 1                  OU T-_CH1

                             Preamp                                      ADC Driver

          CG1_CH1                                                                               OUT+_CH1

                         CG

          CG2_CH1                                                                               CFB+_CH1

                                                                                                RFB+_CH1

          PO-_CH1

                                                                         Zero

          DI-_CH1                                                        Crossing

                                                                         Detector 1

                                                   GAIN1   ZCD1                                 CS

          GPO0_CH1                                                                              SCLK

          GPO1_CH1                                                                              DIN

                                             Serial Interface

          GPO0_CH2                                                                              DOUT

          GPO1_CH2                                                                              BSY_CH1

                                                   GAIN2   ZCD2                                 BSY_CH2

                                                                         Zero

                                                                         Crossing

          DI+_CH2                                                        Detector 2

          PO+_CH2                                                                               RFB-_CH2

          IN+_CH2                                                                               CFB-_CH2

                         +                                 V CM

          IN-_CH2        –     Ch. 2                                     Ch. 2                  OU T-_CH2

                             Preamp                                      ADC Driver

          CG1_CH2                                                                               OUT+_CH2

                         CG

          CG2_CH2                                                                               CFB+_CH2

                                                                                                RFB+_CH2

          PO-_CH2

          DI-_CH2

                                         Figure 11. 626x block diagram.

                    THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                    Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                         Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                   Page 7 of 20                    Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

Pin Name  Pin                            Description                       Pin Name  Pin     Description

          Number                                                                     Number

RFB+_CH1  1       Ch. 1 out+ resistive feedback                            GPO0_CH1  25      Ch. 1 GPO0

CFB-_CH1  2       Ch. 1 out- capacitive feedback                           GPO1_CH1  26      Ch. 1 GPO1

CFB+_CH1  3       Ch. 1 out+ capacitive feedback                           BSY_CH1   27      Ch. 1 busy pin

VA+       4       Preamp positive supply voltage                           DGND      28      Digital ground

DI+_CH1   5       Ch. 1 ADC driver + input                                 VD        29      Digital power supply (3.3V)

DI-_CH1   6       Ch. 1 ADC driver - input                                 CS        30      Chip select (active low)

PO+_CH1   7                        Ch. 1 preamp + output                   SCLK      31      Serial clock input

PO-_CH1   8                        Ch. 1 preamp - output                   DIN       32      Serial port data input

VA-       9       Preamp negative supply voltage                           DOUT      33      Serial port data output

VA+       10      Preamp positive supply voltage                           BSY_CH2   34      Ch. 2 busy pin

CG2_CH1   11      Ch. 1 feedback ac-coupling, term. 2                      GPO0_CH2  35      Ch. 2 GPO0

CG1_CH1   12      Ch. 1 feedback ac-coupling, term. 1                      GPO1_CH2  36      Ch. 2 GPO1

IN-_CH1   13                       Ch. 1 preamp - input                    CFB+_CH2  37      Ch. 2 out+ capacitive feedback

IN+_CH1   14                       Ch. 1 preamp + input                    CFB-_CH2  38      Ch. 2 out- capacitive feedback

VA-       15      Preamp negative supply voltage                           RFB+_CH2  39      Ch. 2 out+ resistive feedback

CG2_CH2   16      Ch. 2 feedback ac-coupling, term. 2                      RFB-_CH2  40      Ch. 2 out- resistive feedback

CG1_CH2   17      Ch. 2 feedback ac-coupling, term. 1                      OUT+_CH2  41      Ch. 2 + output to ADC

IN-_CH2   18                       Ch. 2 preamp - input                    OUT-_CH2  42      Ch. 2 - output to ADC

IN+_CH2   19                       Ch. 2 preamp + input                    AGND      43      Analog ground

VA-       20      Preamp negative supply voltage                           VCM       44      ADC driver CM reference input

PO+_CH2   21                       Ch.2  preamp + output                   VAD       45      5V ADC driver supply voltage

PO-_CH2   22                       Ch. 2 preamp - output                   OUT-_CH1  46      Ch. 1 - output to ADC

DI+_CH2   23      Ch. 2                  ADC driver + input                OUT+_CH1  47      Ch. 1 +  output to ADC

DI-_CH2   24      Ch. 2                  ADC driver - input                RFB-_CH1  48      Ch. 1 out- resistive feedback

VA-                                Thermal pad

                                                      Table 1. Pin  Assignments.

          THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                  Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                  Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                                   Page 8 of 20         THAT 626x 2-Channel Low-Noise Programmable

                                                                                                                   Gain Preamplifier – ADC Driver IC

                                                                Theory             of  Operation

      The THAT 626x (x=1, 3 or 6) is a family of two-                                    Programmable Gain Settings

channel      digitally  controlled       microphone             preamplifi-

ers   with   integrated        ADC   drivers.      Depending         on       the             The   626x    implements            its   overall  gain  in  two

model, gain of the parts is programmable in 1, 3, or                                     stages: a preamp stage and an ADC driver stage. The

6dB steps.                                                                              preamp stage gain ranges from 0 dB to +39 dB. It

       Part             6261                  6263              6266                     can  accommodate       input    signals         as  high  as  +16.5

Step size               1dB                  3dB                   6dB                dBu at the lowest gain. The ADC driver attenuates the

                                                                                         preamp’s output by from –5 to –8dB in order to fit

      The    626x     family     is  implemented          in    a    mixed-              the signal within the typical 2 Vrms full-scale input

voltage   multi-well        Bi-CMOS           process   that    integrates               voltage of integrated ADCs. The ADC driver also re-

10V,   5V,     and   3.3V   circuitry      onto     a  single      silicon            jects common-mode signals, providing a dc pedestal

die. The combination of process and design also al-                                      (derived from the VCM input) on which to queue the

lows operating the device with ±5V, 5V, and 3.3V                                      differential outputs.

supplies, but it may also be powered from 10V, 5V,                                     Gain-Programmable Preamplifier Stage

and 3.3V supplies.                                                                           The preamp stage consists of a low-voltage-noise

      THAT       626x   seamlessly       bridges       between           a  pro-         current-feedback differential amplifier with gain pro-

fessional-audio         line/microphone            input     and     a      5V-         grammed by an array of resistors and CMOS switch-

powered A/D converter. It contains two independently                                     es that makes up RG.       See Figure 12 for detail of one

controlled differential analog signal processing chan-                                   of the two channels. The RG resistor/switch array is

nels. The high level of integration minimizes the PCB                                    programmed via the SPI digital control interface. The

area   required        for     such  systems.          Further,          THAT            resulting  gain    varies  from          0dB   to  39dB     in  3dB

626x’s    low    power         consumption          simplifies       system              steps (in the 6261 and 6263) or 6dB steps (6266).

heat   management;             this  is  especially       helpful           when         The preamp feedback resistors have a nominal value

integrating many channels in a single system.                                            of 2k. The RG values with the corresponding gains

      Each    differential       analog       channel     in    the         626x         for THAT 6261, 6263 and 6266 are listed in Table 2.

consists     of  a    low-voltage-noise,           gain-programmable                          The RG network should be ac-coupled using an

preamplifier stage, a gain-programmable ADC driver                                       external capacitor CG. This limits dc gain to unity for

stage  and    a  zero-crossing           detector      (ZCD).        To     mini-        all ac gain settings, ensuring that the preamp’s out-

mize   audible        switching      noise,   gain     switching         events          put offset voltage will be constant for all gain settings.

can be synchronized to moments when the ADC driv-                                             The   preamp’s    differential            output   (between  the

er differential output signal is close to zero. An exter-                                PO+  and   PO-     pins)   has  a        fixed  dc  common-mode

nal   signal     (at  the   BSY      pins)    indicates         when        zero-        level of one VBE (~0.6V) below the voltage at the input

crossing-based        gain     changes        or   GPO    updates           take         pins (IN+ and IN-). The PO+ and PO- pins are typi-

place. Each channel can also be put into a minimum                                       cally ac-coupled to the ADC driver stage through ex-

power    stand-by       mode     when         not  in  use.     And,        each         ternal capacitors (CC1 and CC2). This allows the ADC

channel can be muted. The part is programmed via a                                       driver stage to operate around the voltage (typically

4-wire serial peripheral interface (SPI) shared by the                                   +2.5V) supplied at the VCM pin. This voltage should

two channels.                                                                            match that required for the ADC being driven.

                                                                              C C1

                                                  Preamplifier                                ADC Driver

                                                             VA+      PO-           DI-  VCM

                                         IN-                                                           RFB

                                                          +                                                                   RFB+

                                         CG2

                                                                                         2k                                   CFB+

                           CG            CG1                    VA-

                                                                                                    VAD                       OUT+

                                                                2k                                                 Zero-Crossing

                                              RG                                                                    Detector

                                                                2k                                  +

                                                                                                                                  OUT-

                                                                                                                                  CFB-

                                                             VA+

                                                                                         2k                                       RFB-

                                         IN+              +

                                                                VA-      PO+        DI+                RFB

                                                                              C C2

                                                   Figure 12. Analog Section Functional Block Diagram

                            THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                               Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                              Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                           Page  9  of  20                                        Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

      Note that the preamp stage has unity common-                                    6261   6263         6266    Preamp    RG        ADC Driver    RFB

mode gain, regardless of the differential gain setting.                               Gain   Gain         Gain    Gain      (Ω)           Gain      (Ω)

                                                                                      (dB)   (dB)         (dB)    (dB)                    (dB)

Gain-Programmable ADC Driver Stage                                                    -8         -8       -8                              -8        796

      The    ADC  driver      stage     operates      from     a  single              -7                          0         250k          -7        893

+5V supply. It includes a fully differential amplifier                                -6                                                  -6        1002

with gain controlled by internal resistors and CMOS                                   -5         -5                                       -8        796

switches programmed via the SPI interface. The in-                                    -4                          3         9696          -7        893

puts of this stage (DI-, DI+) can handle the full dif-                                -3                                                  -6        1002

ferential signal swing available at the outputs of the                                -2         -2       -2                              -8        796

preamp (PO+ and PO-).                                                                 -1                          6         4019          -7        893

                                                                                      0                                                   -6        1002

      Each   input    has   a    nominal       input    resistance   of               1          1                                        -8        796

2k. As shown in Table 2, the feedback resistor ar-                                   2                           9         2270          -7        893

ray enables gains of –8, –7, and –6dB in the 6261,                                    3                                                   -6        1002

while in the 6263 and 6266 the gain is fixed at –8dB.                                 4          4        4                               -8        796

      Six  external     pins     per    channel     (OUT+,        OUT-,               5                           12        1352          -7        893

RFB+, RFB-, CFB+, and CFB-) provide the flexibility                                   6                                                   -6        1002

to configure the ADC driver’s feedback network into                                   7          7                                        -8        796

different anti-aliasing filter topologies for driving dif-                            8                           15        847           -7        893

                                                                                      9                                                   -6        1002

ferent ADCs. One common configuration is shown in                                     10         10       10                              -8        796

Figures 17 and 20.          An alternative is shown in Figure                         11                          18        575           -7        893

18. We recommend that you follow the ADC maker’s                                      12                                                  -6        1002

recommendations.                                                                      13         13                                       -8        796

      The ADC driver includes a common-mode feed-                                     14                          21        387           -7        893

back circuit which rejects common-mode input sig-                                     15                                                  -6        1002

nals, and forces the common-mode output voltage of                                    16         16       16                              -8        796

                                                                                      17                          24        269           -7        893

the   amplifier   outputs      (pins     OUT+_CHx           and    OUT-               18                                                  -6        1002

_CHx, x=1,2) to equal the voltage supplied to the VCM                                 19         19                                       -8        796

pin. For the feedback loop to function properly, the                                  20                          27        183           -7        893

common-mode         voltage    at  the     amplifier’s   differential                 21                                                  -6        1002

inputs (pins CFB+_CHx and CFB-_CHx) must stay at                                      22         22       22                              -8        796

or above the minimum value in the specification ta-                                   23                          30        130           -7        893

ble. These nodes are virtual grounds for differential                                 24                                                  -6        1002

signals,   and    only  move       with    common-mode             input              25         25                                       -8        796

                                                                                      26                          33        92            -7        893

signals.   However,     if  the   level    on  the  virtual       ground              27                                                  -6        1002

pins falls below the minimum value, the amplifier’s                                   28         28       28                              -8        796

input  transistors      will     become        improperly         biased,             29                          36        65            -7        893

which will result in the feedback loop opening, and                                   30                                                  -6        1002

the   amplifier   outputs      being     stuck      at  ground.      See              31         31                                       -8        796

comments     (under     “ADC      Driver   VCM    Input”,      on   page              32                          39        45            -7        893

15 and again – for unipolar supplies—on page 18) in                                   33                                                  -6        1002

                                                                                      34         34       34                              -5        1125

the Applications section for preventative measures,

      Due to the good matching of the on-chip resis-                                  Table  2. THAT 626x         gain and  internal  resistor values.

tors, the common-mode rejection of this stage is typi-

cally 62 dB. Combined with the unity common-mode                                  Switching Noise

gain of the preamp section, the 626x’s overall com-                                       The 626x includes several features which mini-

mon-mode rejection performance increases from this                                mize the gain switching noise in both the preamp and

minimum value directly with the preamp gain.                                      ADC driver stages. First, the gate drive to the pro-

      Note,  however,       that   the   matching       between      the          grammable          CMOS       switches    is  purposely       slowed   to

input  coupling     capacitors        CC1  and    CC2    will     impact          minimize charge injection. This helps suppress clicks

each individual amplifier’s common-mode gain, thus                                during     gain-changing        events.       To  further     minimize

limiting   CMR    at    frequencies        where    the     capacitors            gain-switching          noise,  the   626x     also    includes   zero-

present significant impedance to the signal. For op-                              crossing detectors to restrict gain changes to times

timum      low-frequency      CMR,      choose    large     values   for          when      the   analog     differential   signal    is  very    close  to

these  capacitors,      or  ensure      that   smaller      values   are          zero.     With     the  zero-crossing         feature   enabled,  gain

well   matched.     Power      supply      rejection    will   also  be           changes in the presence of program material are sig-

affected by the differential matching between the in-                             nificantly less audible than when disabled.

ternal resistors and external capacitors.

      The   preamp      gain-setting     resistor     (RG)  and     ADC

driver feedback resistor (RFB) values (Figure 12) with

the   corresponding     gains      for   THAT    6261,      6263     and

6266 are listed in Table 2.

                        THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                              Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                         Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                               Page 10     of   20                  THAT 626x 2-Channel Low-Noise Programmable

                                                                                                                          Gain Preamplifier – ADC Driver IC

Zero Crossing Detectors (ZCD)

      When enabled, the zero-crossing detectors moni-                                                     Host

tor the differential signal present at the ADC driver                                           Microcontroller

outputs of the 626x. Gain changes are permitted only                                                            MOSI*                     DIN

when the differential output signal in the associated                                           SPI Port        MISO*                     DOUT

channel          is    typically   within      ±10mV.         An    internal                                   SCLK                      SCLK

~22msec timeout forces the gain change to occur (at                                                            GPIO                      CS

the expiration of the timeout) in case the signal has

not moved within the voltage window by that time.                                          *SPI terminology:

The    zero-crossing         detectors         can   be   enabled    to    syn-

chronize gain changes and/or GPO updates with sig-

nal   zero       crossings.        Both     channels      are  enabled     or                   Figure 13. Single 626x connected to a host controller.

disabled simultaneously, but GPO and Gain change                                           initiated when CS transitions from high to low. Data

synchronization              with  ZCDs        are   independently         con-            is clocked into DIN on rising edge of SCLK through

trolled. See “Zero Crossing Detectors”, page tk.                                           an internal 24-bit shift register which holds the 626x

Busy Pins                                                                                  configuration, and out the DOUT pin on falling edges

       With zero-crossing mode enabled, the BSY pin                                        of SCLK. CS makes a low to high transition at the

for   the        associated       channel      goes   high     when  a     gain            conclusion of a command sequence. The DOUT pin

change           or  GPO     update     is   commanded.        It    remains               is tri-stated while CS is high so that multiple devices

high until the actual gain change or GPO update oc-                                        can be connected to a single SPI MISO port on a host

curs.      This        enables    synchronizing       external       circuitry             processor (see Figure 15).

with   the       signal’s    zero       crossings.    The   zero-crossing                  Parameters

detectors and the Busy pins are more fully described                                            The 626x SPI control word is 24 bits (3 bytes)

in the Applications section.                                                               long, as shown in Figure 14. The parameters that are

SPI Control Interface                                                                      controlled via the SPI interface are shown in Table 4

       The           626x    includes    a     daisy      chainable  serial-               below.

peripheral interface (SPI) port for digital control of

its internal parameters. The SPI port may be clocked                                            Parameter                      Name                 Bits

at speeds up to 7.5MHz; thus a 24-bit data word can                                            Channel Gain              G_CH1 (CH2)               6/Channel

be clocked into the chip in less than 3.5 s.                                                   GPO State                 GPO_CH1 (CH2)             2/Channel

       The SPI port consists of four signals: Chip Se-                                     Channel Enable                 EN_CH1 (CH2)              1/Channel

lect Bar (CS), Data In (DIN), Data Out (DOUT), and                                              Channel Mute              MT_CH1 (CH2)              1/Channel

Serial Clock (SCLK). See Table 3. Figure 13 shows a                                             ZCD Enable                GMD & GPOMD                    2

single 626x device connected to the SPI port of a typ-                                                    Table 4. SPI-controllable parameters.

ical  host           microcontroller.       A  command         sequence    is

      Signal                 Pin               I/O                                                              Function

                                                               Device chip select input, active low. An SPI transfer begins with a high-to-low CS

       CS                    30                Input           transition and ends with a low-to-high CS transition. When CS is high, SCLK transi-

                                                               tions are ignored.

                                                               SPI serial clock input. An SPI master supplies this clock with frequencies up to

      SCLK                   31                Input           7.5MHz. Data is clocked into the DIN pin on the rising edge of SCLK. Data is

                                                               clocked out of DOUT pin on the falling edge of SCLK.

       DIN                   32                Input           SPI serial data input (Master-Out, Slave-In).

      DOUT                   33         Output/Tristate        SPI serial data output (Master-In, Slave-Out). DOUT is tri-stated when CS is high.

                                                                     Table 3. SPI control interface.

CS

SCLK

DIN

                 GPO1  GPO0  G5_   G4_  G3_    G2_   G1_  G0_  GPO1  GPO0  G5_   G4_  G3_  G2_  G1_       G0_    0     0  GPO  GMD   MT_  EN_  MT_  EN_

                 _CH1  _CH1  CH1   CH1  CH1    CH1   CH1  CH1  _CH2  _CH2  CH2   CH2  CH2  CH2  CH2       CH2             MD         CH1  CH1  CH2  CH2

DOUT

      T ristate  GPO1  GPO0  G5_   G4_  G3_    G2_   G1_  G0_  GPO1  GPO0  G5_   G4_  G3_  G2_  G1_       G0_    0     0  GPO  GMD   MT_  EN_  MT_  EN_     T ristate

                 _CH1  _CH1  CH1   CH1  CH1    CH1   CH1  CH1  _CH2  _CH2  CH2   CH2  CH2  CH2  CH2       CH2             MD         CH1  CH1  CH2  CH2

                                                          Figure 14. 626x 24-bit SPI control word definition.

                                  THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                   Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                               Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                       Page  11  of  20                              Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

Channel Gain                                                                                    G_CH1/2 [5:0]                Decimal  6263

     The G_CH1[5:0] (G_CH2[5:0]) bits set the chan-                                G5  G4       G3  G2         G1      G0    Value    Gain

nel 1 (2) gain by configuring its internal resistor ar-                            x   x        0   0          0       0     0              -8

rays. See Tables 5 through 7. Each increment of 1 in                               x   x        0   0          0       1     1              -5

the G_CH1 (G_CH2) value results in a 1dB, 3dB, or                                x   x        0   0          1       0     2              -2

6dB increment in gain, depending on the device type.                              x   x        0   0          1       1     3              1

The  bit  width  of  the  command       is  the   same  for     all                x   x        0   1          0       0     4              4

three parts; the 6266 ignores the G3~G5 bits, while                                x   x        0   1          0       1     5              7

the 6263 ignores bits G4 ~ G5.          Table 5~7 show the                         x   x        0   1          1       0     6              10

relationship   between       the  gain  settings  and   actual                     x   x        0   1          1       1     7              13

gains of all three 626x product.                                                   x   x        1   0          0       0     8              16

                                                                                   x   x        1   0          0       1     9              19

     On reset, the gain of all three parts is set to its                           x   x        1   0          1       0     10             22

default state of 000000 (–8dB). Gain command val-                                  x   x        1   0          1       1     11             25

ues above the 34dB gain setting result in a gain of                                x   x        1   1          0       0     12             28

34dB.                                                                             x   x        1   1          0       1     13             31

                                                                                   x   x        1   1          1       0     14             34

               G_CH1/2 [5:0]                  Decimal   6261                       x   x        1   1          1       1     15             34

G5        G4     G3     G2        G1    G0       Value  Gain                          Table 6.  6263 SPI gain command  word  and settings.

0         0      0        0       0     0         0          -8

0         0      0        0       0     1         1          -7

0         0      0        0       1     0         2          -6                                 G_CH1/2 [5:0]                Decimal  6266

0         0      0        0       1     1         3          -5                G5      G4       G3  G2         G1      G0    Value    Gain

0         0      0        1       0     0         4          -4                    x   x        x   0          0       0     0              -8

0         0      0        1       0     1         5          -3                    x   x        x   0          0       1     1              -2

0         0      0        1       1     0         6          -2                    x   x        x   0          1       0     2              4

0         0      0        1       1     1         7          -1                    x   x        x   0          1       1     3              10

0         0      1        0       0     0         8          0                     x   x        x   1          0       0     4              16

0         0      1        0       0     1         9          1                     x   x        x   1          0       1     5              22

0         0      1        0       1     0         10         2                     x   x        x   1          1       0     6              28

0         0      1        0       1     1         11         3                     x   x        x   1          1       1     7              34

0         0      1        1       0     0         12         4

0         0      1        1       0     1         13         5                        Table 7.  6266 SPI gain command  word  and settings.

0         0      1        1       1     0         14         6

0         0      1        1       1     1         15         7

0         1      0        0       0     0         16         8

0         1      0        0       0     1         17         9

0         1      0        0       1     0         18         10

0         1      0        0       1     1         19         11

0         1      0        1       0     0         20         12

0         1      0        1       0     1         21         13

0         1      0        1       1     0         22         14

0         1      0        1       1     1         23         15

0         1      1        0       0     0         24         16

0         1      1        0       0     1         25         17

0         1      1        0       1     0         26         18

0         1      1        0       1     1         27         19

0         1      1        1       0     0         28         20

0         1      1        1       0     1         29         21

0         1      1        1       1     0         30         22

0         1      1        1       1     1         31         23

1         0      0        0       0     0         32         24

1         0      0        0       0     1         33         25

1         0      0        0       1     0         34         26

1         0      0        0       1     1         35         27

1         0      0        1       0     0         36         28

1         0      0        1       0     1         37         29

1         0      0        1       1     0         38         30

1         0      0        1       1     1         39         31

1         0      1        0       0     0         40         32

1         0      1        0       0     1         41         33

1         0      1        0       1     0         42         34

1         0      1        0       1     1         43         34

                     .                            .          .

                     .                            .          .

1         1      1        1       1     1         63         34

     Table 5.  6261 SPI gain command    word  and settings.

                        THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                             Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                      Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                         Page 12     of  20           THAT 626x 2-Channel Low-Noise Programmable

                                                                                                         Gain Preamplifier – ADC Driver IC

GPO State                                                                          changes to either enabled channel are applied imme-

      Two General Purpose Outputs (GPOs) are asso-                                 diately (regardless of the GPOMD setting).

ciated    with     each      channel.  GPO_CH1[1:0]        are        for                When GPOMD=1 and a channel            is enabled, up-

channel     1   while    GPO_CH2[1:0]        are    for  channel      2.           on transmission of an SPI command that changes the

Each of the GPO bits controls the state of the respec-                             setting of GPO_CHx[1:0], the change of state at that

tive GPO_CH1/2 pins as shown in Table 8 below.                                     GPO output is held until the signal crosses zero at

      On reset, all GPOs are set to their default state of                         channel  x’s  ADC     driver  output.    When  GPOMD=0

all ports off.                                                                     (and  that  channel   is  enabled)     and    GMD=0,    any

                                                                                   changes to GPO_CHx[1:0] are effective immediately.

      GPO                Channel           GPO #           State                   Table 9 shows the bit settings for each of the modes.

GPO_CH1[0]                   1                 1                                         On reset, the ZCDs are set to their default state

GPO_CH1[1]                   1                 2         0=off (0V);               of off for both GPOMD and GMD (00).

GPO_CH2[0]                   2                 1           1= on

                                                           (3.3V)                  GPOMD         GMD             Resulting Condition

GPO_CH2[1]                   2                 2

                     Table 8. GPO bit settings.                                          X            0          Immediate Gain updates

                                                                                         X            1          Gain update synchronized with

Channel Enable (vs. Standby)                                                                                     ZCD event

      Each     channel       may  be   enabled    or  set  to  a  low-                   0            X          Immediate GPO updates

power Standby mode through the SPI port by its as-                                       1            X          GPO updates synchronized

                                                                                                                 with ZCD event

sociated     active-high     enable    bit:    EN_CH1      controls                         Table 9. Zero crossing detector enable bits.

channel     1   and    EN_CH2        controls   channel    2.  When

EN_CHx=1, channel x’s analog circuitry is biased for                               Controlling Multiple Devices

normal      operation.       When      EN_CHx=0,         channel      x’s                When using multiple 626x devices in the same

analog    circuitry      enters   a   low-power   stand-by     state,              product, the SPI ports can be controlled in “parallel”

and the current status of all channel x’s registers is                             by using a separate chip select for each device, or in

reserved. Any of channel x’s registers may be updates                              “serial” by daisy-chaining the devices.

while the channel is kept in standby mode. Bringing

the EN_CH1 or EN_CH2 registers back to 1 via SPI

will restore the last written state of other registers.)

      On reset, both channels are set to standby (00).

Channel MUTE

      There are two active-high mute bits, MT_CH1 for

channel 1 and MT_CH2 for channel 2. Assuming the

relevant channel is enabled, setting the MT_CHx reg-

ister high will mute channel x‘s output by more than

60 dB. When a channel is in mute mode, its pream-

plifier stage is set to unity gain while its ADC driver

stage is configured for over 60dB attenuation. Setting

MT_CHx low returns channel x’s gain to the last value

previously set (which remains stored in the gain reg-

isters).

      When programmed, mute is effective immediate-

ly independently of the setting of ZCD enable.

      While a channel is muted, its gain programma-

bility is still active and the register gain settings can

be  programmed           to  any  desired    value.   Gains    set    in

this  way    will    be  implemented       when     the  channel      is

unmuted.

      Note     that  when         EN_CHx=0      (channel   x      is  in

standby), MT_CHx is invalid and will be ignored.

      On reset, both channels are set to the un-muted

state (00).

Zero Crossing Detector (ZCD) Enable

      The zero-crossing detectors are enabled for gain

and   GPO      changes       via  the  GMD     and    GPOMD       bits,

respectively. There is only one control for both chan-

nels; their states must be the same in both.

      When GMD=1, upon transmission of an SPI gain

change command to an enabled channel, gain chang-

es are held until the signal crosses zero at that chan-

nel’s ADC driver output. When GMD=0 gain setting

                             THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                  Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                       Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                              Page  13  of  20                                          Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

Using Separate Chip Selects                                                           Daisy Chaining

     Figure 15 shows multiple 626x devices connect-                                       Figure 16 shows multiple devices daisy-chained

ed with separate chip selects for each SPI port. The                                  by connecting the DOUT of device N to the DIN pin of

advantage of this method over daisy chaining is that                                  device N+1. Data is loaded by holding the common

any  of  the       N     626x  devices   may  be    updated       with  a             CS  low  for       24     x     N  SCLK    pulses,  where               N  =   total

single 24-bit SPI operation (as opposed to the long                                   number of devices in the daisy chain. All devices are

Nx24     bit  data        stream  required    when  N   devices         are           simultaneously                updated   on  the  rising       edge         of  CS.

daisy chained). The disadvantage of this method is N                                  Because one chip select is shared by all devices, this

different chip selects must be supplied – one to each                                 approach           simplifies      the  digital  control      circuitry        on

of  the  individual            devices,  and  each  626x          must  be            the PCB, and ensures that all channels are updated

programmed at a different time.                                                       simultaneously. However, since all N devices must be

                                                                                      updated   even            if    only  one  parameter      in       one     device

                                                                                      must be changes, the rate of control will be slower

                                                                                      than with separate chip selects.

                   Host                             THAT626x                                             Host                                  THAT626x

         Microcontroller                            #1                                         Microcontroller                                  #1

                         MOSI                 DIN                                                              MOSI                       DIN

         SPI Port        MISO                 DOUT                                             SPI Port         MISO                      DOUT

                                                        SPI Port                                                                                    SPI Port

                         SCLK                 SCLK                                                              SCLK                      SCLK

                         GPIO                 CS                                                                GPIO                      CS

                         GPIO

                         GPIO                       THAT626x                                                                                   THAT626x

                                                    #2                                                                                          #2

                                              DIN                                                                                         DIN

                                                                                                                                          DOUT      SPI Port

                                              DOUT      SPI Port                                                                          SCLK

                                              SCLK                                                                                        CS

                                              CS

                                                                                                                                               THAT626x

                                                    THAT626x                                                                                    #3

                                                    #3

                                                                                                                                          DIN

                                              DIN                                                                                         DOUT

                                                                                                                                                    SPI Port

                                              DOUT      SPI Port                                                                          SCLK

                                              SCLK                                                                                        CS

                                              CS

Figure 15. Multiple 626x ICs connected in parallel to a           host                         Figure 16. Multiple 626x ICs connected in a

         microcontroller, with independent chip selects.                                  daisy-chained mode to a host microcontroller.

                               THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                  Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                         Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                                                        Page 14 of 20                                                                  THAT 626x 2-Channel Low-Noise Programmable

                                                                                                                                                                                                                                Gain Preamplifier – ADC Driver IC

                                                                                              Applications

       The preamplifier section of the 626x can be op-                                                                                               Limiting Input Stage DC Gain

erated       from    bipolar                  (±5V)            or       unipolar        (+10V/0V)                                                                   The coupling capacitor (C9 in Figure 17, or CG

power supplies while the ADC driver and logic sec-                                                                                                   in Figure 12) limits DC gain in the preamplifier to

tions operate from +5V and +3.3V supplies respec-                                                                                                    unity, regardless of the differential audio gain setting.

tively.  Performance                        is   optimized              for      bipolar      opera-                                                 The            on-chip                        gain-setting                                    RG           resistors in              series with

tion,    but  unipolar                 operation               with          virtually       identical                                               these                capacitors                                  vary               with                   gain,      which          causes       the

performance is also possible and is discussed in a                                                                                                   cutoff frequency of the resulting high-pas filter also to

subsequent section.                                                                                                                                  vary              with                gain.                  This                   filter                 reaches          its      highest      fre-

Typical Application (Bipolar Supplies)                                                                                                               quency at the minimum RG (the highest gain), which

                                                                                                                                                     is about 45 (see Table 2). Hence, the highest cut-off

       Figure       17     is       a         typical          626x     application           circuit                                                frequency, with the 470F value shown in Figure 17

utilizing bipolar power supply rails. In this section,                                                                                               is         ~7.5              Hz.              Larger                       values                       will    scale          this       frequency

we    discuss        channel                  1  in   detail.           However,         all  of    the                                              down proportionately. Since these capacitors, which

comments           apply            to        the     analogous              components             in                                               are often physically large and stick up from the PCB,

channel 2.                                                                                                                                           are effectively in series with the preamplifiers’ inputs,

       C1~C3         form              a      Radio            Frequency           Interference                                                      they can serve as antennae to collect interfering sig-

(RFI)    protection                 network                intended          to    prevent          RF                                               nals. Take care to minimize possible sources of inter-

from entering the chassis of the device in which the                                                                                                 ference nearby that may be picked up by these large

626x is used. The ground ends of C1 and C2 should                                                                                                    coupling capacitors.

be connected to chassis ground via a low inductance                                                                                                                 These CG capacitors see very little voltage across

path. All these capacitors should be located as close                                                                                                them so polarized types can be safely used without

as possible to the input signal connector to prevent                                                                                                 regard for polarity. We recommend selecting a rated

RF from getting inside the chassis.                                                                                                                  voltage of at least 3.3 V.

       C6~C8         are            intended                   to       minimize         any  high-                                                  CG Time Constant and Clicks on Gain Change

frequency      interference                      generated              inside     the       chassis                                                                The                 CG            coupling                                 capacitors                       can       accumulate

which might otherwise reach the inputs of the 626x.                                                                                                  charge as a result of stray leakage on the PCB. The

These    components                       should               be       located    close      to    the                                              626x incorporates an internal 250k RG resistor for

device input pins and referenced to the local signal                                                                                                 the minimum gain setting to provide a means to dis-

ground.                                                                                                                                              charge accumulated charge on CG. But, at minimum

       R1~R4, C4~C5 and D1~D4 are related to phan-                                                                                                   gain, the time constant is approximately two minutes

tom power, and are discussed in detail in the Phan-                                                                                                  with              the              recommended                                                470f            CG.         Furthermore,                     it

tom Power section below.                                                                                                                             does not take much stray leakage to create significant

       R5 and R6 provide bias current for the preamp’s                                                                                               dc potential across 250k. So, if the gain is set to

input transistors. R9 is to set the termination imped-                                                                                               minimum for a long time, and there are even small

ance for the microphone. In this case, the differential                                                                                              leakage                    currents                              on        the                PCB,              audible          thumps           may

input impedance is 3k. The high-pass filter corner                                                                                                  result when transitioning from the minimum preamp

frequency set by C4-C5 and R3~R9 is 3.8Hz for the                                                                                                    gain setting to higher gains. This can be minimized

values shown.                                                                                                                                        with careful attention to PCB cleanliness.

                                                                                                                     +5V                 C38                        C35   +

                                                                                                                                         +

                                                                                                                                         220u              -5V      220u          C10   +

                                                                                                    +3.3V                                C37               C39                                                        V CM                 +5V

                                                                                                               C36                                                                10u                             C40                C41

               Phantom Power                                                                                                                                                         C11   +

                     +48V                                                                                                             100n           100n

                                                                                                               100n                                                                  10u                    100n                     100n

                                                               +5V                                             29         28          4     10       15         20  9        7       8         5   6        44              43                     45

               R1             R2                                                                                                                                                                                                                         1                           D9

               6k81           6k81                                  D1                                         CHAN NEL                                                                                                                                      3                                 V CLMP

IN1+                                      C4     R3                                                                  1                                                                                                                                               C12

                                       +                                                                   14                                                                                                                                                        680p  R7

         C1                                      20                                C6                      12                                                                                                                                            47

                                       22u            +5V           D2  R5   R9    100p                                                                                                                                                                                                                to ADC

         22p   C3                 OPT                                   20k  4k22             C9                                                                                                                                                                           90R9           C14

IN1-           220p                                        D3                            C8   470u         11                                                                                                                                            46                R8             2n7          In p u ts

                                       +C5       R4            -5V                 220p

                                                                                                                                                                                                                                                                     C13   90R9     D10

         C2                                      20                                C7                      13                                                                                                                                                        680p

                                       22u                 D4           R6                                                                                                                                                                               2                                     V CLMP

         22p   Phantom Power                                            20k        100p                                                                                                                                                                  48

                     +48V                             -5V

                                                               +5V                                                                                                                                                                                       39                         D11

               R11            R12                                   D5                                         CHAN NEL                                                                                                                                  37                                    V CLMP

IN2+           6k81           6k81     C24       R13                                                                 2                                                                                                                                               C32

                                       +                                                                   19                                                                                                                                                        680p  R17

                                                                                                           17                                                                                                                                            41

         C21                           22u       20   +5V               R15  R10   C26

         22p   C23                                                  D6  20k        100p       C29                                                                                                                                                                          90R9           C34          to ADC

               220p               OPT                                        4k22      C28    470u                                                                                                                                                                         R18                 2n7     In p u ts

IN2-                                   C25                 D7  -5V                                         16                                                                                                                                            42

                                       +         R14                               220p                                                                                                                                                                              C33

                                                                                                           18                                                                                                                                                        680p  90R9     D12

         C22                           22u       20                     R16        C27                                                                                                                                                                   38                                    V CLMP

         22p                                               D8           20k        100p                                                                                                                                                                  40

                                                                                                                          30          31         32        33          22    21            24  23       27        25        26       34        35        36

                                                      -5V                                                            CSB      SC L K        DIN      DOUT                                          BSY      GPO0      GPO1      BSY      GPO0      GPO1                          V  CLMP

                                                                                                                                                                             C30                   CH1      CH1       CH1       CH2      CH2       CH2

                                                                                                                                                                                  +                                                                                        R19            R20

                                                                                                                     TO HOST MCU                                                                                                                                +5V

                                                                                                                                                                             10u                            DIGITAL         OUT PUTS                                       13k            7k5

                                                                                                                                                                             C31  +

                                                                                                                                                                             10u

                                                               Figure 17. A typical bipolar-supply THAT 626x application circuit.

                                                      See also Figure 18 for an alternative ADC anti-aliasing filter configuration.

                                          THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                                 Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                                                   Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                                  Page 15 of 20                                    Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

      At power-up, the 626x gain is set by default to                           +5V) and ground. In Figure 17, this divider is made

the minimum value of -8 dB. As noted above, at the                              up of 13 k and 7.5 k resistors R19 and R20.

minimum         gain       setting,  the  CG–RG       time     constant     is             Note that the clamp is not needed when power-

about 2 minutes. Until CG charges (to the input offset                          ing        the  626x    from    unipolar      supplies.    See      page  18

voltage    of   the    preamplifier),         any   gain     increase   can     under “Unipolar Supply Operation”.

result in audible pops. To speed up the charging time                           ADC Driver VCM Input

and   minimize         audible       pop  sounds,        we    recommend                   The VCM input (pin 44) must be tied to a voltage

that the gain be set to a higher than minimum value                             approximately           equal    to  VAD/2    (+/-1V).     When     driving

for a short period of time after the channel is ena-                            differential-input ADCs, the 626x VCM voltage should

bled, while muting the final output of the system (not                          be equal to the quiescent common mode voltage of

the 626x internal mute function, which sets the pre-                            the converter inputs. Most ADCs include a pin where

amp at its minimum gain). Bringing the gain setting                             this voltage is available for filtering (often called VQ or

to the maximum of 34 dB shortens the time constant                              VCOM). We recommend connecting this pin on the ADC

to 21 msec with the recommended 470μF CG capaci-                                to the VCM pin on the 626x. (Note that the input im-

tors. After a few hundred milliseconds for CG to ac-                            pedance at the VCM pin is very high. It will not draw

quire      its  final  charge,       change    gain   to  a    lower   value    currents that might disturb the ADC’s common mode

(whatever is desired for the system default) and un-                            reference.)

mute the system. This will ensure that the CG capaci-                                      Some ADC manufacturers discourage any exter-

tors are charged to the proper voltages without caus-                           nal connections (except for filter capacitors) to such

ing audible disturbance.                                                        pins. If this is a concern, we recommend using a dis-

AC Coupling Between Stages                                                      crete voltage divider for VCM, which can be made up

      With ±5V power rails, the preamplifier outputs                           of a pair of 100k resistors between VAD and ground

have   a   DC       level  of   one  VBE    below     ground,      and   the    filtered with a 1F capacitor from the junction of the

ADC driver inputs have a DC level equal to the poten-                           resistors to ground.

tial  at   VCM      (normally   ~+2.5V).      The       ac-coupling     ca-               Note that the recommendation for VCM is differ-

pacitors        between    the  stages        (C10   and     C11)  are   re-    ent when powering the 626x from unipolar supplies.

quired     to   block      the  common-mode              and   differential     See the section “ADC Driver VCM Input” under “Unipo-

dc-offset voltages of the preamplifier from causing dc                          lar Supply Operation”, page tk.

currents        to  flow   in   the  ADC      driver     input  resistors.      Phantom Power Protection

Since these capacitors see a little over 3V dc across                                     Phantom power is required for many condenser

them, they should be rated at least 6.3V.                                      microphones.            It  is  connected     to  the      preamp   inputs

      The 10F coupling capacitors shown result in a                            through         resistors,      R1   and  R2,     per  +48V     phantom

highpass        cut-off    frequency      of   around     8Hz  (working        power standards. THAT recommends the protection

against the ~2k input impedance of the ADC driver                              circuits as shown in Figure 17 when phantom power

stage).    The      capacitor     values      can    be   increased     if  a   is included. R3 and R4 are to limit the current that

lower      cut-off  frequency        is   desired.    As  noted       earlier   flows      through      the     preamp       inputs    during   phantom

(see “Gain-Programmable ADC Driver Stage”), match-                              power faults that can occur if one or both of the in-

ing   between       these       capacitors     will   affect    common-         puts are shorted to ground while phantom power is

mode       rejection       (CMR)     and      power-supply      rejection       on. We recommend that R3 and R4 should be at least

(PSR) at low frequencies. Larger values will improve                            20       to   limit   destructive      currents      to  under    ~2.5A.

CMR and PSR at lower frequencies for any given tol-                             (Higher         values      provide  more     protection        by  further

erance.                                                                         limiting current flow, but their additional source im-

ADC Driver Input Clamp                                                          pedance         adds    noise.)     The   protection       resistors  used

      The 626x ADC driver inputs (pins DI+_CHx and                              should be able to handle the short-term inrush cur-

DI-_CHx) are capable of accommodating the full dif-                             rent; many small surface-mount types cannot. With

ferential and common-mode signal range at the pre-                              the values shown for C4 and C5, we recommend at

amp outputs. However, the ADC driver’s fully- differ-                           least ¼W resistors.

ential opamp inputs (brought out on pins CFB+_CHx                                          Together     with    R3   and      R4,      Schottky     diodes

and CFB-_CHx) have a common-mode input range of                                 D1~D4 cause C4 or C5 to discharge through them

1V to +5V.          If this common-mode range is exceeded                       instead of other circuit components, including espe-

in    the  negative        direction,     the  opamp’s         inputs   and     cially the 626x inputs.              Note that the transient cur-

outputs can get stuck close to ground. Diodes D9 and                            rent       during    a  phantom      power     fault       can  be  several

D10 in Figure 17 clamp the minimum voltage at the                               amps. These diodes prevent the IC's inputs from sig-

ADC driver opamp’s inputs to one diode drop below                               nificantly      exceeding       the  supply       rails.   For   the  best

the voltage VCLMP. For VCLMP nominally +1.8V, the di-                           results,        D1~D4       should       be   low-leakage        Schottky

odes ensure that the opamp’s inputs do not go below                             diodes5, to ensure that they do not spoil the 626x’s

1V above ground. This ensures that the ADC driver                               excellent noise performance.

will accept the full 3.8VP common-mode signal swing                                        As   mentioned       above,    we  recommend         a   220F

that can be present at the preamp outputs.                                      decoupling capacitor between VA– and ground (C35 in

      The voltage VCLMP may be generated from a volt-

age   divider       between     the    VAD    supply     rail   (nominally      5. We have had good experience with the Nexperia

                                                                                PMEG6020AELPX

                               THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                              Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                           Page 16 of 20            THAT 626x 2-Channel Low-Noise Programmable

                                                                                                                Gain Preamplifier – ADC Driver IC

Figure 17) when C4 and C5 are as shown at 22F.                                                      C12       330p

The     large    220F    capacitor        absorbs       the    charge

dumped       by  C4   and/or   C5,      and   keeps   the        –5V  rail

from being pulled excessively negative, which could                                         3                         1                            to ADC

damage the 626x. If larger values are employed for                                    626x                                                         In p u ts

C4 and C5, then C35 and C38 should be increased                                       6                               47       R7 10R0

proportionately.                                                                                                                                   C14

      C38 on the positive rail, also shown at 220f, is                                                               46       R8 10R0             10n

advisable in order to prevent damage in case the in-                                  5

put is connected to another preamp whose phantom                                                                      48

power    is  turned   on.      Doing    so  will  cause       a  positive                   2

spike in voltage as its input coupling capacitors dis-                                                C13       330p

charge into the 626x’s input protection network.

      For further insights into this subject, see the Au-

dio Engineering Society preprint "The 48 Volt                      Phan-                 Figure 18. THAT 626x ADC driver in an alternate

tom    Menace    Returns"      by     Rosalfonso      Bortoni          and                      anti-aliasing filter configuration.

Wayne Kirkwood, presented at the 127th AES Con-

vention  (available       on   THAT's   web       site),  and    subse-         the 6263 and 6266, the response is the same as that

quently published in the Journal of the Audio Engi-                             for the 6261 with –8dB ADC driver gain.

neering Society.                                                                      The minimum value for the ADC driver feedback

Anti-aliasing Filter Configurations                                             capacitors C12 and C13 is 100pF. Designers may, of

      The most common anti-aliasing filter configura-                           course, choose larger capacitor values to implement

tion for driving audio ADCs is shown in Figure 17.                              the desired filter characteristics.

Capacitors C12 ~ C14, resistors R7 and R8, and the                              Supply/Reference Filtering

internal feedback resistors of the ADC driver form a                                  As    shown     in   Figure         17,  THAT      recommends           a

second-order     lowpass       filter.  Since     R7      and    R8    are      100nF     capacitor        to   ground        on  all  the    supply    rails

inside the amplifier’s feedback loop, the closed-loop                           plus the VCM reference (pin 44) for high frequency

output impedance remains quite low inside the audio                             noise     filtering.    For     best      effectiveness,      place     each

band, but they still serve to isolate the ADC driver’s                          100nF     capacitor        close      to  its  associated      pin      in    the

output from the high-frequency charging currents for                            PCB layout. For rails with multiple pins, e.g., VA– and

the    typical   ADC’s     switched-capacitor             inputs.      C14      VA+, only a single 100nF capacitor is needed per sup-

should be placed physically close to the ADC input                              ply; connect the capacitors near pins 9 and 10.

pins.                                                                                 In addition to the 100nF high-frequency bypass

      Note that in the 6261, the internal feedback re-                          caps, two 220F capacitors (C35 and C38) to ground

sistors vary in value between 796  at –8 dB ADC                                are   required      on     the  VA–       and  VA+  preamplifier        rails

driver gain and 1.12 k at –5 dB ADC driver gain, as                            primarily as part of phantom power fault protection

indicated in Tables 2. This does affect the filter re-                          (see Phantom Power Protection below).

sponse somewhat. For the values shown, the nominal                              Zero Crossing Detectors

response for the –8 dB gain case is –3dB at 350kHz                                  The   integrated          zero-crossing          detectors        (ZCD)

and –51dB at 6.144MHz.              The nominal response for                  may be enabled or disabled for the GAIN and GPO

the –5 dB gain case is –3dB at 265kHz and –54dB                              parameters independently (see Table 8). Note, how-

at 6.144MHz.         Both responses are very close to a 2nd-                   ever, that both channels’ ZCDs are enabled or disa-

order Butterworth response with the –8dB case ex-                              bled     simultaneously.        When           enabled,   each     detector

hibiting less than 0.5dB of peaking at 164kHz, while                          prevents    gain      and/or    GPO           changes    from      occurring

the   –5dB     case  shows    no   response      peaking.       In    the      until either a) the differential output signal amplitude

6263 and 6266, the response is the same as that for                             in the associated channel is within ±10mV of 0V, or

the 6261 with –8dB ADC driver gain.                                            b)   the  timeout     (approximately              22ms)      has  elapsed,

      The 626x’s ADC driver can also be configured as                           whichever       occurs     first.     When     the     GMD    or   GPOMD

shown in Figure 18. (For illustration purposes, only                            bits are zero (Table 9), Gain and GPO updates are

one channel is shown.) In this configuration, capaci-                           made immediately following a rising edge on the CS

tors C12 and C13 in conjunction with the ADC driv-                              pin. When GMD and GPOMD are logic high, updates

er’s   internal  feedback      resistors      form    a   single       real     are   made      on    the  next       output      signal    zero-crossing

lowpass pole, while resistors R7 and R8 form a sec-                             after a rising edge on the CS pin.

ond real lowpass pole with capacitor C14. Again, C14                                  The choice between "immediate" vs "zero cross-

should be placed close to the ADC input pins.                                   ing"     mode   depends         on    the      application.    Immediate

      As noted above, in the 6261, the ADC driver’s in-                         mode      has   the   advantage           of   providing    gain   updates

ternal   feedback     resistors       vary,   which       will   have  a        with     short  and     deterministic          latency,   whereas           zero

small   effect   on   the  overall    filter  response.          The   fre-     crossing    mode        has     the       advantage       of  minimizing

quency   response         for  the    –8dB   case        is  –3dB    at       glitches and zipper noise.

560kHz and –48dB at 6.144MHz.                  The response of                     When using the zero-crossing detector, an addi-

the   –5dB     case  is  –3dB  at     419kHz   and         –51dB   at       tional consideration is that if a second gain command

6.144MHz. As with the filter shown in Figure 17, for

                           THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                               Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                        Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                               Page 17 of 20                                           Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

                                              SPI                                              SPI         SPI

                                              write                                            write       write

                     CS                       (ZCD                                             (ZCD        (ZCD

                                              mode)                                            mode)       mode)

                                                                     ZCD Threshold window

                OUT+/-_CH1

                BSY_CH1

                                                                         ZCD Threshold window

                OUT+/-_CH2

                    BSY_CH2

                                                              T BPW                                                     T ZCD

                             Figure 19.   Timing diagram for the Zero-Crossing Detector and Busy Pin operation.

is  sent   to   the  part    before  the    first    gain     command                          Power-on Reset

takes effect (either through a zero-crossing or timing                                                The 626x has an on-chip power-on reset circuit

out),  the  timeout       resets,    and  only       the  second         gain                  which resets the SPI control registers to their default

command takes effect. In extreme cases, if a series of                                         state after power-up. However, if the +3.3V supply is

commands is sent, each within the timeout period,                                              not discharged to below 0.3V before coming back up

and    no   zero-crossing        is  reached    before        each       gain                  to     the  nominal  level,  the  device  may  enter   an  un-

command’s timeout, only the last gain command will                                             known random state. (This might happen if a prod-

take   effect.  Accordingly,         we  recommend            that   when                      uct using a 626x loses power momentarily and comes

using     the   zero-crossing        detector,       individual          gain                  back soon after.) To avoid situations like this, it is

commands        should       be    separated         by   at  least      the                   good practice to send a command to the 626x after

timeout period.                                                                                each   power-up      to  ensure   that    the  device  is  in  a

Busy (BSY pins)                                                                                known state.

       The BSY pin for its associated channel is assert-

ed high when a gain update or GPO update for that

channel is pending a zero-crossing. This pin may be

monitored by the host microcontroller (e.g. connect-

ed to an external interrupt pin) in order to hold off a

new gain command until the previous gain command

has been executed.

       If finer or additional gain steps are implemented

in external processing (DSP or in additional analog

circuitry)     the   BSY     signal  can  be    employed         to      syn-

chronize    external      gain     changes    with        those      imple-

mented by the 626x. This is important when the in-

terpolated gain "wraps" from maximum to minimum

as, for example, each of the 6266's 6dB steps occurs.

Note that latency in A/D conversion must be consid-

ered   when     attempting       to  synchronize          digital        with

analog gain updates.

       Figure 19 is a timing diagram for the ZCD and

busy   pin     operation.    TBPW    is  the  pulse-width            of  the

busy signal, which depends on the ADC driver output

signal amplitude and when the ZCD function is ena-

bled.  When     the  ADC     driver       output     stays    high,      the

ZCD enters time-out status and TBPW equals to TZCD,

which is the time-out time.

                             THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                             Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                          Copyright © 2018, THAT Corporation; All rights reserved.
Document 600190 Rev 05                                                                                  Page 18 of 20                                                                       THAT 626x 2-Channel Low-Noise Programmable

                                                                                                                                                                                                                                                Gain Preamplifier – ADC Driver IC

                                                                                       Unipolar Supply Operation

      As shown in Figure 20, the 626x preamps can                                                                                                                mon-mode and should be rejected by the CMRR of

also  be   powered                    from         +10V/0V.                 In         this       case      (once                                                the ADC driver stage, that rejection is subject to the

again following the channel 1 reference designators),                                                                                                            limitations                              of       passive                            component                            matching                 as          well

the input bias resistors (R5 and R6) are biased to                                                                                                               the        626x’s                        inherent                              CMRR.                  Accordingly,                            we       recom-

+5V (instead of ground as with ±5V rails). The pow-                                                                                                              mend that +5V Filt be derived from the +5V supply

er    supplies     for            the         rest       of  626x           circuitry             stay             un-                                           with the additional filtering of R21 and C43.

changed (at +5V for the ADC driver and +3.3V for                                                                                                                 ADC Driver VCM Input (Unipolar Supplies)

the logic).                                                                                                                                                                     When powered from a unipolar supply, the VCM

      Provided that the rails are generated and filtered                                                                                                         input (pin 44) should be tied to approximately 3.1V

properly, there is no performance degradation using                                                                                                              in order to allow the ADC driver’s outputs to swing

either of the two power-supply schemes. The major                                                                                                                the full range of 2Vrms. The divider that generates

changes for unipolar operation are these:                                                                                                                        VCM can be made using a 75 k resistor from VAD to

       Use non-polar capacitors at the input for C4 and                                                                                                         VCM and a 130 k resistor from VCM to ground along

      C5;                                                                                                                                                        with a 1F capacitor from VCM to ground (Figure 20).

       Reverse the polarity of the inter-stage-coupling                                                                                                                        As a result of the above arrangement, the ADC

      capacitors C10 and C11;                                                                                                                                    driver output will have a common mode level of 3.1V,

       AC couple the ADC Driver outputs (C44 and                                                                                                                which is different from the typical 2.5V ADC IC input

      C45;                                                                                                                                                       common                               mode                   voltage.                         Hence,              AC           coupling                 capaci-

                                                                                                                                                                 tors, C44 and C45 in Figure 20, are added to block

       Change the VCM reference voltage from +2.5V to                                                                                                           the DC voltage. Along with the differential input im-

      +3.1V and;                                                                                                                                                 pedance of the ADC’s input, these capacitors form a

       Delete clamp diodes D9 and D10 and the VCLMP                                                                                                             high-pass filter.                                            With the typical 3k ADC input dif-

      voltage divider R19 and R20 (from Figure 17) as                                                                                                            ferential resistance the 22f capacitors show results

      these are not required for unipolar operation.                                                                                                             in a high-pass cut-off frequency of 4.8Hz. Customers

                                                                                                                                                                 may choice a value based on their applications.

AC Coupling (Unipolar Supplies)                                                                                                                                  ADC Driver Diode Clamps (Unipolar Supplies)

      The potential at the inputs in Figure 20 will vary                                                                                                                        Because                        the                 ADC                    driver            Vcm                voltage              is  set        to

between +48V and 0V depending on whether phan-                                                                                                                 +3.1V                    for             unipolar                              applications,                             the            full       common-

tom power is on or not, while the preamp’s inputs (at                                                                                                            mode                  swing                   output                       swing                      from          the       preamp                   cannot

the   right      side       of        C4          and        C5)       are       biased           at        +5V.                                                force the ADC driver opamp inputs below the mini-

These capacitors must be nonpolar types, rated for at                                                                                                            mum allowable level. Hence, diodes D9 and D10 (and

least 50V.                                                                                                                                                       the associated voltage divider) as in Figure 17 are not

      Further, the DC level of the preamplifier output                                                                                                           needed when the 626x is powered by unipolar sup-

is one VBE below +5VFilt (thus about +4.3V), while                                                                                                             plies.

the ADC driver input’s DC level is at VCM (nominally                                                                                                             Phantom Power Protection and Power Supply

+3.1V).     Hence,               the         ac-coupling                  capacitors             between                                                        Filtering (Unipolar Supplies)

the preamp and ADC driver stages (C10 and C11) are                                                                                                                              Most of the components used for phantom pow-

reversed in polarity from those in Figure 17. We rec-                                                                                                            er protection and power supply bypassing in the uni-

ommend these capacitors be rated at least 3.3V.                                                                                                                 polar supply circuit are the same as for bipolar sup-

+5V Filt for the Preamp’s DC Pedestal                                                                                                                            plies. However, with unipolar supplies, as shown in

(Unipolar Supplies)                                                                                                                                              Figure 20, only C38 and C37 are needed, because VA–

      While        noise              or      interference                  at         the   “+5V             Filt”                                              is connected to ground.

node  in     Figure               20          nominally                appears         only       in          com-

                                                                                                                                      +10V             C38                                                                   V CM           C42           +5V

                                                                                                                                                       +                                  C10

                                                                                                                                                       220u                               +

                                                                                                            +3.3V                                                                         10u                                               10u

                                                                                                                       C36                             C37                                                               C40                C41                        R21

             Phantom Power                                                                                                                                                                  C11

                   +48V                                                                                                                                                                        +                                                                                  +            +5V Filt

                                                                                                                       100n                            100n                                                        100n                     100n                       10            C43

                                                                                                                                                                                             10u

                                                                                                                                                                                                                                                                                     22u

                                                             +10V                                                      29         28              4        10        9  20  15         7    8         5   6        44              43                     45

             R1             R2                                                                                                                                                                                                                                  1

             6k81           6k81                                   D1                                                  CHAN NEL                                                                                                                                     3

IN1+                                  C4      R3                                                                             1                                                                                                                                              C12                C44

                                                                                                                   14                                                                                                                                                       680p          R7   22u

      C1                                      20                                       C6                          12                                                                                                                                           47                             +

                                      22u NP       +10V            D2  R5        R9    100p                                                                                                                                                                                                                 C14         to ADC

      22p    C3                  OPT                                   20k       4k22                   C9                                                                                                                                                                           90R9

IN1-         220p                                        D3                                  C8         470u       11                                                                                                                                           46                        R8   +               2n7      In p u ts

                                      C5      R4                                            220p

                                                                                                                                                                                                                                                                            C13      90R9      C45

      C2                                      20                                       C7                          13                                                                                                                                                       680p

                                      22u NP             D4            R6                                                                                                                                                                                       2                              22u

      22p    Phantom Power                                             20k             100p                                                                                                                                                                     48

                   +48V

                                                             +10V                                                                                                                                                                                               39

             R11            R12                                    D5       +5V  Filt                                  CHAN NEL                                                                                                                                 37

IN2+         6k81           6k81      C24     R13                                                                            2                                                                                                                                              C32                C46

                                                                                                                   19                                                                                                                                                       680p     R17       22u

                                                                                                                   17                                                                                                                                           41                             +

      C21                             22u NP  20   +10V                R15       R10   C26

      22p    C23                                                   D6  20k             100p             C29                                                                                                                                                                          90R9                   C34         to ADC

             220p                OPT                                             4k22        C28        470u                                                                                                                                                                         R18                    2n7         In p u ts

IN2-                                  C25                D7                                                        16                                                                                                                                           42                             +

                                              R14                                           220p                                                                                                                                                                            C33

                                                                                                                   18                                                                                                                                                       680p     90R9      C47

      C22                             22u NP  20                       R16             C27                                                                                                                                                                      38                             22u

      22p                                                D8            20k             100p                                                                                                                                                                     40

                                                                                                                                  30          31       32        33             22  21            24  23       27        25        26       34        35        36

                                                                            +5V  Filt                                        CSB      SC L K      DIN      DOUT                                           BSY      GPO0      GPO1      BSY      GPO0      GPO1                                 V CM

                                                                                                                                                                                       C30                CH1      CH1        CH1      CH2      CH2       CH2

                                                                                                                                                                                       +                                                                                                  R19            R20

                                                                                                                             TO HOST MCU                                                                                                                                    +5V

                                                                                                                                                                                       10u                         DIGITAL OUTPUTS                                                        75k            130k

                                                                                                                                                                                    C31                                                                                                                  C35
                                                                                                                                                                                                                                                                                                         +
                                                                                                                                                                                    +

                                                                                                                                                                                    10u                                                                                                                     1u

                                                             Figure 20. A typical unipolar-supply THAT626x application circuit.

                                                   See also Figure 18 for an alternative ADC anti-aliasing filter configuration.

                                           THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                                   Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                                                   Copyright © 2018, THAT Corporation; All rights reserved.
THAT 626x 2-Channel Low-Noise Programmable                                               Page 19 of 20                              Document 600190 Rev 05

Gain Preamplifier – ADC Driver IC

                                                          Package and Soldering Information

                                                                           Package Characteristics

Parameter                                   Symbol                                    Conditions                              Spec                            Units

Package Style                                                              See Fig. 21 for dimensions             7 X 7 mm 48 Pin QFN

Thermal Resistance                             θJA                      QFN package soldered to board6                        35                              ºC/W

Environmental Regulation                  Compliance                                                    Complies with RoHS 2 requirements

Moisture Sensitivity Level                     MSL                      JEDEC JESD22-A113-D (250 ºC                      MSL-3

     The THAT626x is available in a 7mm x 7mm 48-                                                       Material  Declaration       Data  Sheets     on  the  parts

pin  QFN         package.           The     package           dimensions              are         are available at our web site, www.thatcorp.com or

shown in Figure 21. Pinouts are given in Table 1.                                                 upon  request.  For    ordering       information,     see  Table

     The 626x is lead free and RoHS-2 compliant.                                                  10.

                                                              BOTTOM                                    Package                           Order Number

                                                                  VIEW

                 A                             C                   I

                                                      25                      36                                                          6261N48-U

                                                  24                              37

        TOP

        VIEW

B                                           J                                                           48 pin QFN                        6263N48-U

                                                                                      F

                                                                                  48

                                                  13

     1                                                  12                 1                                                              6266N48-U

                                G                                                 D

        0°-      4°                                                     E

                                                                                                                  Table  10.  Ordering  Information

                                     H

                                MM                          Mils

        SYM          MIn             Max          MIn              Max

              A      6.9             7.1          271.65           279.53

              B      6.9             7.1          271.65           279.53

              C      0.80            1.00         31.50            39.37

              D      0.2             0.3          7.87             1 1.81

              E            0.5  BSC                    19.69  BSC

              F      0.35            0.45         13.78            17.72

              G      0.00            0.05         0.00             1.97

              H      0.175           0.225        6.89             8.86

              I      5.31            5.6          209.06           220.47

              J      5.31            5.6          209.06           220.47

        Figure       21. QFN-48 Package Dimensions

6 Two layer board used for characterization.

                                THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                                     Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                                               Copyright © 2018, THAT Corporation; All rights reserved.
Document  600190 Rev  05            Page 20 of 20     THAT 626x 2-Channel Low-Noise Programmable

                                                                                    Gain Preamplifier – ADC Driver IC

                                    Revision History

Revision  ECO             Date      Changes                                                           Page

00        —               01/26/18  Initial Release                                                   —

01        3024            01/31/18  Correction to capacitor polarity in app schematics                14, 20

02        3028            04/05/18  Corrections to 6261 SPI settings in Table 5, the graph  of  6261  3,11,19

                                    EIN vs Gain, and the package outline drawing.

03        3030            05/03/18  Corrected labeling on the Y-Axis in Figure 5                      5

04        3032            06/01/18  Corrections to application circuits, Figures 17, 18 and 20        14,16,18

05        3033            06/12/18  Changes to the package dimensions and pinout descriptions         7, 19

                THAT Corporation; 45 Sumner Street; Milford, Massachusetts 01757-1656; USA

                      Tel: +1 (508) 478-9200; Fax +1 (508) 478-0990; Web: www.thatcorp.com

                          Copyright © 2018, THAT Corporation; All rights reserved.
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

THAT Corporation:

6263N48-U  6266N48-UR   6261N48-U  6263N48-UR  6266N48-U  6261N48-UR
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved