电子工程世界电子工程世界电子工程世界

产品描述

搜索

5962-8957002KYA

器件型号:5962-8957002KYA
器件类别:光电子产品    光耦合器/光电耦合器    高速光耦合器   
厂商名称:Broadcom
下载文档

器件描述

高速光耦合器 Hermetic Optocoupler

参数
产品属性属性值
制造商:Broadcom Limited
产品种类:高速光耦合器
RoHS:N
封装 / 箱体:SO-8
数据速率:40 Mb/s
通道数量:1 Channel
输出类型:Photo IC
Vf - 正向电压:1.35 V
If - 正向电流:10 mA
Vr - 反向电压 :3 V
Pd-功率耗散:200 mW
最小工作温度:- 55 C
最大工作温度:+ 125 C
系列:5962-8957
高度:4.32 mm
长度:9.91 mm
输出电流:25 mA
宽度:7.57 mm
商标:Broadcom / Avago
下降时间:10 ns
产品类型:High Speed Optocouplers
上升时间:15 ns
工厂包装数量:1
子类别:Optocouplers

5962-8957002KYA器件文档内容

HCPL-540x, 5962-89570, HCPL-543x,

HCPL-643x, 5962-89571 1

Hermetically Sealed, Very High Speed, Logic Gate

Optocouplers

Data Sheet

Description                                                              Features

These units are single and dual channel, hermetically sealed                 Dual marked with device part number and DLA Standard

optocouplers. The products are capable of operation and                       Microcircuit Drawing (SMD)

storage over the full military temperature range and can be                  Manufactured and tested on a MIL-PRF-38534 certified line

purchased as either commercial product or with full                          QML-38534, Class H and K

MIL-PRF-38534 Class Level H or K testing or from the                         Two hermetically sealed package configurations

appropriate DLA Standard Microcircuit Drawing (SMD). All                      Performance guaranteed over full military temperature

devices are manufactured and tested on a MIL-PRF-38534                   

certified line, and Class H and K devices are included in the DLA             range: –55° C to +125° C

Qualified Manufacturers List, QML-38534 for Hybrid                           High speed: 40 M bit/s

Microcircuits.                                                               High common mode rejection 500 V/μs guaranteed

                                                                             1500 Vdc withstand test voltage

CAUTION          It is advised that normal static precautions be             Active (totem pole) outputs

                 taken in handling and assembly of this                      Three stage output available

                 component to prevent damage and/or                           High radiation immunity

                 degradation which may be induced by ESD.                

                                                                             HCPL-2400/30 function compatibility

                                                                             Reliability data

                                                                             Compatible with TTL, STTL, LSTTL, and HCMOS logic

                                                                              families

                                                                         Applications

                                                                             Military and space

                                                                             High reliability systems

                                                                             Transportation, medical, and life critical systems

                                                                             Isolation of high-speed logic systems

                                                                             Computer-peripheral interfaces

                                                                             Switching power supplies

                                                                             Isolated bus driver (networking applications) – (5400/1/K

                                                                              only)

                                                                             Pulse transformer replacement

                                                                             Ground loop elimination

1.  See Selection Guide – Lead Configuration Options for available           Harsh industrial environments

    extensions.                                                              High-speed disk drive I/O

                                                                             Digital isolation for A/D, D/A conversion

                                                                    Broadcom

                                                                    -1-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                   Functional Diagram

Data Sheet

Functional Diagram                                               Each channel contains an AlGaAs light emitting diode, which is

                                                                 optically coupled to an integrated high gain photon detector.

Multiple-channel devices available.                              This combination results in very high data rate capability. The

                                                                 detector has a threshold with hysteresis, which typically

               VCC                                               provides 0.25 mA of differential mode noise immunity and

               VE                                                minimizes the potential for output signal chatter. The detector

                                                                 in the single-channel units has a three-state output stage that

                                                                 eliminates the need for a pull-up resistor and allows for direct

               VO                                                drive of a data bus.

               GND                                               All units are compatible with TTL, STTL, LSTTL, and HCMOS

                                                                 logic families. The 35-ns pulse width distortion specification

                                                                 guarantees a 10 MBd signaling rate at +125°C with 35% pulse

Truth Tables                                                     width distortion. Figure 13 through Figure 16 show

(Positive Logic)                                                 recommended circuits for reducing pulse width distortion and

                                                                 optimizing the signal rate of the product. Package styles for

                                                                 these parts are 8-pin DIP through hole (case outlines P) and

Multichannel Devices                                             leadless ceramic chip carrier (case outline 2). Devices can be

                                                                 purchased with a variety of lead bend and plating options. See

      Input         Output                                       Selection Guide – Lead Configuration Options for details.

                                                                 Standard Microcircuit Drawing (SMD) parts are available for

On (H)              L                                            each package and lead style.

Off (L)             H                                            Because the same electrical die (emitters and detectors) are

                                                                 used for each channel of each device listed in this data sheet,

Single-Channel DIP                                               absolute maximum ratings, recommended operating

                                                                 conditions, electrical specifications, and performance

      Input         Enable           Output                      characteristics shown in the figures are similar for all parts.

                                                                 Occasional exceptions exist due to package variations and

On (H)              L                                    L       limitations and are as noted. Additionally, the same package

      Off (L)       L                                    H       assembly processes and materials are used in all devices. These

On (H)              H                                    Z       similarities give justification for the use of data obtained from

      Off (L)       H                                    Z       one part to represent other part’s performance for die related

                                                                 reliability and certain limited radiation test results.

NOTE        The connection of a 0.1-μF bypass capacitor

            between VCC and GND is recommended.

                                                            Broadcom

                                                            -2-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                              Selection Guide – Lead Configuration Options

Data Sheet

Selection Guide – Lead Configuration Options

                      Package                                         8-Pin DIP               8-Pin DIP                     20-Pad LCCC

Lead Style                                               Through Hole            Through Hole                        Surface Mount

Channels                                                 1                       2                                   2

Common Channel Wiring                                    None                    VCC, GND                            None

Part Number and Options

Commercial                                               HCPL-5400               HCPL-5430                           HCPL-6430

MIL-PRF-38534, Class H                                   HCPL-5401               HCPL-5431                           HCPL-6431

MIL-PRF-38534, Class K                                   HCPL-540K               HCPL-543K                           HCPL-643K

Standard Lead Finish                                     Gold Platea             Gold Platea                         Solder Padsb

Solder Dippedb                                           Option 200              Option 200

Butt Cut/Gold Platea                                     Option 100              Option 100

Gull Wing/Solderedb                                      Option 300              Option 300

Class H SMD Part Number

Prescript for all below                                  5962-                   5962-                               5962-

Gold Platea                                              8957001PC               8957101PC

Solder Dippedb                                           8957001PA               8957101PA                           89571022A

Butt Cut/Gold Platea                                     8957001YC               8957101YC

Butt Cut/Solderedb                                       8957001YA               8957101YA

Gull Wing/Solderedb                                      8957001XA               8957101XA

Class K SMD Part Number

Prescript for all below                                  5962-                   5962-                               5962-

Gold Platea                                              8957002KPC              8957103KPC

Solder Dippedb                                           8957002KPA              8957103KPA                          8957104K2A

Butt Cut/Gold Platea                                     8957002KYC              8957103KYC

Butt Cut/Solderedb                                       8957002KYA              8957103KYA

Gull Wing/Solderedb                                      8957002KXA              8957103KXA

a.  Gold plate lead finish: Maximum gold thickness of leads is <100 micro-inches. Typical is 60 to 90 micro-inches.

b.  Solder lead finish: Sn63/Pb37.

                                                                       Broadcom

                                                                       -3-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                    Functional  Diagrams

Data Sheet

Functional Diagrams

                 8-Pin DIP                                             8-Pin DIP                        20-Pad LCCC

Through Hole                                             Through Hole                    Surface Mount

1 Channel                                                2 Channels                      2 Channels

                 VCC      8                              1             VCC  8                           15

1                                                                                                       VCC2

                 VE                                                    VO1               19                VO2         13

2                         7                              2                  7

                                                                       VO2               20                     GND2   12

3                VO       6                              3                  6                                    VCC1

                                                                                         2                 VO1         10

4                GND      5                              4             GND  5            3

                                                                                                     GND1

                                                                                                           7  8

NOTE         All DIP devices have common VCC and ground. LCCC (leadless ceramic    chip  carrier) package has isolated channels

             with separate VCC and ground connections. All diagrams are top view.

Leaded Device Marking

Avago LOGO       Avago QYYWWZ        COMPLIANCE INDICATOR,[1]

Avago P/N             XXXXXX         DATE CODE, SUFFIX (IF NEEDED)

DLA SMD[1]       XXXXXXX

DLA SMD[1]            XXX XXX        COUNTRY OF MFR.

   PIN ONE/      X 50434             Avago FSCN[1]

ESD IDENT

                 [1] QML PARTS ONLY

Leadless         Device Marking

   Avago LOGO         Avago QYYWWZ   COMPLIANCE INDICATOR,[1]

   Avago P/N              XXXXXX     DATE CODE, SUFFIX (IF NEEDED)

      PIN ONE/        X XXXX         DLA SMD[1]

   ESD IDENT              XXXXXX     DLA SMD[1]

COUNTRY OF MFR.       XXX 50434      Avago FSCN[1]

                 [1] QML PARTS ONLY

                                                                       Broadcom

                                                                            -4-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                 Outline Drawings

Data Sheet

Outline Drawings

20-Terminal LCCC Surface Mount, 2 Channels

                          8.69 (0.342)

                          9.09 (0.358)

                          4.95 (0.195)

1.78 (0.070)              5.21 (0.205)

2.03 (0.080)                                     1.02 (0.040) (3 PLCS)

                                                 1.14 (0.045)

8.69 (0.342)                                     1.40 (0.055)

9.09 (0.358)

      4.95 (0.195)                               TERMINAL 1 IDENTIFIER

      5.21 (0.205)                               2.16 (0.085)

            1.78 (0.070)                         METALLIZED

            2.03 (0.080)                         CASTILLATIONS (20 PLCS)

                          0.64                   0.51 (0.020)

                          (0.025)

                          (20 PLCS)

            1.52 (0.060)

            2.03 (0.080)

            Note: Dimensions in millimeters (inches).

            Solder thickness 0.127 (0.005) max.

8-Pin DIP     Through Hole,              1  and 2 Channel

                          10.03 (0.395)                                   8.13 (0.320)

                          10.29 (0.405)                                   MAX.

                          1.02 (0.040)                                    7.16 (0.282)

                          1.52 (0.060)                                    7.57 (0.298)

                                                 4.32 (0.170)

                                                       MAX.

0.51 (0.020)                                3.81 (0.150)

MIN.                                             MIN.                     0.20 (0.008)

                                                                          0.33 (0.013)

                                                                          7.36 (0.290)

2.29 (0.090)                             0.51 (0.020)                     7.87 (0.310)

2.79 (0.110)                                MAX.

              Note: Dimensions in millimeters (inches).

                                                                          Broadcom

                                                                          -5-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                Hermetic Optocoupler Options

Data Sheet

Hermetic        Optocoupler Options

    Option                                                                             Description

    100           Surface-mountable hermetic optocoupler with leads trimmed for butt joint assembly. This option is available on

                  Commercial, Class H, and Class K product in 8-pin DIP.

                                                               4.32 (0.170)

                                                                       MAX.

                  0.51 (0.020)                           1.14 (0.045)

                      MIN.                               1.40 (0.055)                  0.20 (0.008)

                     2.29 (0.090)                        0.51 (0.020)                  0.33 (0.013)

                     2.79 (0.110)                        MAX.                          7.36 (0.290)

                                                                                       7.87 (0.310)

                                   Note:  Dimensions in millimeters (inches).

    200           Lead finish is solder dipped rather than gold plated. This option is available on Commercial, Class H, and Class K product in

                  8-pin DIP. DLA Drawing (SMD) part numbers contain provisions for lead finish. All leadless chip carrier devices are delivered

                  with solder-dipped terminals as a standard feature.

    300           Surface-mountable hermetic optocoupler with leads cut and bent for gull wing assembly. This option is available on

                  Commercial, Class H, and Class K in 8-pin DIP. This option has solder-dipped leads.

                                                               4.57 (0.180)                            4.57 (0.180)

                                                                       MAX.                            MAX.

                                                                                       0.20 (0.008)

                  0.51 (0.020)                           1.40 (0.055)        5° MAX.   0.33 (0.013)    1.07 (0.042)

                      MIN.                               1.65 (0.065)

                     2.29 (0.090)                        0.51 (0.020)                  9.65 (0.380)    1.32 (0.052)

                     2.79 (0.110)                        MAX.                          9.91 (0.390)

                                   Note:  Dimensions in millimeters (inches).

Absolute Maximum Ratings

No derating required up to +125°C.

                            Parameter                                        Symbol    Min             Max             Unit                      Note

Storage Temperature                                                            TS      –65             +150            °C

Operating Temperature                                                          TA      –55             +125            °C

Case Temperature                                                               TC      —               +170            °C

Junction Temperature                                                           TJ      —               +175            °C

Lead Solder Temperature                                                                —               260 for 10 sec  °C

Average Forward Current (each channel)                                       IF(AVG)   —                     10        mA

Peak Input Current (each channel)                                            IF(PEAK)  —                     20        mA                        a

Reverse Input Voltage (each channel)                                           VR      —                     3         V

Supply Voltage                                                                 VCC     0.0                   7.0       V

Average Output Current (each channel)                                        IO(AVG)   –25                   25        mA

Output Voltage (each channel)                                                  VO      –0.5                  10        V

Output Power Dissipation (each channel)                                        PO      —                     130       mW

Package Power Dissipation (each channel)                                       PD      —                     200       mW

a.  Not to exceed 5% duty factor, not to exceed 50 μs pulse width.

                                                                             Broadcom

                                                                               -6-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                               Single-Channel Product Only

Data Sheet

Single-Channel Product Only

                           Parameter                                  Symbol    Min        Max        Unit                                Note

Three State Enable Voltage                                            VE        –0.5       10         V

8-Pin Ceramic DIP Single-Channel Schematic

ANODE                                                    ICC  8  VCC

    2       IF

VF  +                                                         7

                                                              6  VE

    3                                                            VO

    –                                                    IE

CATHODE

                                                              5 GND

Note: Enable pin 7. An external 0.01-μF to 0.1-μF bypass capacitor must be connected between VCC and ground for each package type.

ESD Classification

(MIL-STD-883, Method 3015)

HCPL-5400/01/0K                                                                            , Class 2

HCPL-5430/31/3K and HCPL-6430/31/3K                                                        , Class 3

Recommended Operating Conditions

                        Parameter                                     Symbol    Min            Max                                  Unit

Input Current (High)                                                  IF(ON)          6         10                                  mA

Supply Voltage, Output                                                VCC       4.75           5.25                                 V

Input Voltage (Low)                                                   VF(OFF)         —         0.7                                 V

Fan Out (Each Channel)                                                N               —         5           TTL Loads

Single-Channel Product Only

                        Parameter                                     Symbol    Min            Max                                  Unit

High Level Enable Voltage                                             VEH             2.0      VCC                                  V

Low Level Enable Voltage                                              VEL             0         0.8                                 V

                                                                      Broadcom

                                                                      -7-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                                         Electrical Characteristics

Data Sheet

Electrical Characteristics

TA = –55°C to +125°C, 4.75V ≤ VCC ≤ 5.25V, 6 mA ≤ IF(ON) ≤ 10 mA, 0V ≤ VF(OFF) ≤ 0.7V, unless otherwise specified.

                                                                                          Group A          Limits

                   Parameter                             Sym         Test Conditions      Subgroupsa                                      Unit  Fig                    Notes

                                                                                                      Min  Typb    Max

Low Level Output Voltage                                 VOL         IOL = 8.0 mA         1, 2, 3     —    0.3     0.5                    V     1                      c

                                                                     (5 TTL Loads)

High Level Output Voltage                                VOH         IOH = –4.0 mA        1, 2, 3     2.4  —       —                      V     2                      c

Output Leakage Current                                   IOHH        VO = 5.25V,          1, 2, 3     —    —       100                    μA                           c

                                                                     VF = 0.7V

Logic High Supply             Single Channel             ICCH        VCC = 5.25V,         1, 2, 3     —    17      26                     mA

Current                       Dual Channel                           VE = 0V                          —    34      52                                                  d

Logic Low Supply              Single Channel             ICCL                             1, 2, 3     —    19      26                     mA

Current                       Dual Channel                                                            —    38      52                                                  d

Input Forward Voltage                                    VF          IF = 10 mA           1, 2, 3     1.0  1.35    1.85                   V     4                      c

Input Reverse Breakdown Voltage                          VR          IR = 10 μA           1, 2, 3     3.0  4.8     —                      V                            c

Input-Output Insulation Leakage Current                  II-O        VI-O = 1500 Vdc,     1           —    —       1.0                    μA                           e, f

                                                                     RH ≤ 65%, t = 5s

Propagation Delay Time Logic Low Output                  tPHL                             9, 10, 11   —    33      60                     ns    5, 6, 7                g, c

Propagation Delay Time Logic High Output                 tPLH                             9, 10, 11   —    30      60                     ns    5, 6, 7                g, c

Pulse Width Distortion                                   PWD                              9, 10, 11   —    3       35                     ns    5, 6, 7                g, c

Logic High Common-Mode Transient Immunity                |CMH|       VCM = 50 VP-P,       9, 10, 11   500  3000    —                      V/μs  11                     h, c, i

                                                                     IF = 0 mA

Logic Low Common-Mode Transient Immunity                 |CML|       VCM = 50 VP-P,       9, 10, 11   500  3000    —                      V/μs  11                     h, c, i

                                                                     IF = 6 mA

a.  Commercial parts receive 100% testing at 25°C (Subgroups 1 and 9). SMD, Class H and Class K parts receive 100% testing at 25°C, 125°C, and –55°C (Subgroups

    1 and 9, 2 and 10, 3 and 11, respectively).

b.  All typical values are at VCC = 5V, TA = 25°C, IF = 8 mA unless otherwise specified.

c.  Each channel.

d.  The HCPL-6430, HCPL-6431, and HCPL-643K dual-channel parts function as two independent single-channel units. Use the single-channel parameter limits.

e.  All devices are considered two-terminal devices: measured between all input leads or terminals shorted together and all output leads or terminals shorted

    together.

f.  This is a momentary withstand test, not an operating condition.

g.  tPHL propagation delay is measured from the 50% point on the rising edge of the input current pulse to the 1.5V point on the falling edge of the output pulse.

    The tPLH propagation delay is measured from the 50% point on the falling edge of the input current pulse to the 1.5V point on the rising edge of the output

    pulse. Pulse Width Distortion, PWD = |tPHL – tPLH|.

h.  CML is the maximum slew rate of the common-mode voltage that can be sustained with the output voltage in the logic low state (VO(MAX) < 0.8V). CMH is the

    maximum slew rate of the common-mode voltage that can be sustained with the output voltage in the logic high state (VO(MIN) > 2.0V).

i.  Parameters are tested as part of device initial characterization and after design and process changes. Parameters are guaranteed to limits specified for all lots

    not specifically tested.

                                                                     Broadcom

                                                                     -8-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                                             Single-Channel Product Only

Data Sheet

Single-Channel Product Only

                                                                                                 Group A                   Limits

               Parameter                                 Sym    Test Conditions           Subgroupsa                                                Unit  Fig   Notes

                                                                                                              Min          Typb    Max

Logic High Enable Voltage                                VEH                                     1, 2, 3      2.0          —       —                V

Logic Low Enable Voltage                                 VEL                                     1, 2, 3      —            —       0.8              V

Logic High Enable Current                                IEH    VE = 2.4V                        1, 2, 3      —            —       20               μA

                                                                VE = 5.25V                       1, 2, 3      —            —       100

Logic Low Enable Current                                 IEL    VE = 0.4V                        1, 2, 3      —            –0.28   –0.4             mA

High Impedance State Supply Current                      ICCZ   VCC = 5.25V,                     1, 2, 3      —            22      28               mA

                                                                VE = 5.25V

High Impedance State Output Current                      IOZL   VO = 0.4V, VE = 2V               1, 2, 3      —            —       –20              μA

                                                         IOZH   VO = 2.4V, VE = 2V                            —            —       20

                                                                VO = 5.25V, VE = 2V                           —            —       100

a.  Commercial parts receive 100% testing at 25°C (Subgroup 1). SMD, Class H and Class K parts receive 100% testing at 25°C, 125°C, and –55°C (Subgroups 1, 2,

    and 3, respectively).

b.  All typical values are at VCC = 5V, TA = 25°C, IF = 8 mA unless otherwise specified.

Typical Characteristics

All typical values are at TA = 25°C, VCC = 5V, IF = 8 mA, unless otherwise specified.

                           Parameter                            Symbol                    Typ    Unit                      Test Conditions                Fig   Notes

Input Current Hysteresis                                        IHYS                      0.25     mA                      VCC = 5V                       3

Input Diode Temperature Coefficient                             ----V----F-              –1.11  mV/°C                     IF = 10 mA                     4

                                                                TA

Resistance (Input-Output)                                       RI-O                      1012            Ω                VI-O = 500V                          a

Capacitance (Input-Output)                                      CI-O                      0.6             pF               f = 1 MHz, VI-O = 0V                 a

Logic Low Short Circuit Output Current                          IOSL                      65       mA         VO = VCC = 5.25V, IF = 10 mA                      b, c

Logic High Short Circuit Output Current                         IOSH                      –50      mA                      VCC = 5.25V, IF = 0 mA,              b, c

                                                                                                                           VO = GND

Output Rise Time (10% to 90%)                                   tr                        15              ns                                              5

Output Fall Time (90% to 10%)                                   tf                        10              ns                                              5

Propagation Delay Skew                                          tPSK                      30              ns                                              10    d

Power Supply Noise Immunity                                     PSNI                      0.5      VP-P                    48 Hz ≤ fac ≤ 50 MHz                 e

a.  All devices are considered two-terminal devices: measured between all input leads or terminals shorted together and all output leads or terminals shorted

    together.

b.  Duration of output short circuit time not to exceed 10 ms.

c.  Each channel.

d.  Propagation delay skew is defined as the difference between the minimum and maximum propagation delays for any given group of optocouplers with the

    same part number that are all switching at the same time under the same operating conditions.

e.  Power Supply Noise Immunity is the peak-to-peak amplitude of the ac ripple voltage on the VCC line that the device will withstand and still remain in the

    desired logic state. For desired logic high state, VOH(MIN) > 2.0V, and for desired logic low state, VOL(MAX) < 0.8V.

                                                                              Broadcom

                                                                              -9-
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                   Single-Channel Product Only

Data Sheet

Single-Channel Product Only

                        Parameter                        Symbol          Typ              Unit  Test Conditions           Fig   Notes

Input Capacitance                                        CIN             15               pF    f = 1 MHz, VF = 0V,

                                                                                                Pins 2 and 3

Output Enable Time to Logic High                         tPZH            15               ns                              8, 9

Output Enable Time to Logic Low                          tPZL            30               ns                              8, 9

Output Disable Time from Logic High                      tPHZ            20               ns                              8, 9

Output Disable Time from Logic Low                       tPLZ            15               ns                              8, 9

Dual-Channel Product Only

                        Parameter                        Symbol          Typ              Unit  Test Conditions           Fig   Notes

Input Capacitance                                        CIN             15               pF    f = 1 MHz, VO = 0V

Input-Input Leakage Current                              II-I            0.5              nA    RH ≤ 65%, VI-I = 500 Vdc        a

Input-Input Resistance                                   RI-I            1012             Ω     VI-I = 500V                     a

Input-Input Capacitance                                  CI-I            1.3              pF    f = 1 MHz, VF = 0V              a

a.  Measured between adjacent input pairs shorted together for each multichannel device.

                                                               Broadcom

                                                                 - 10 -
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                           Dual-Channel Product Only

Data Sheet

Figure 1 Typical Logic Low Output Voltage vs. Logic Low Output          Figure 2  Typical Logic High Output Voltage vs. Logic High Output

Current                                                                 Current

Figure 3 Typical Output Voltage vs. Input Forward Current               Figure 4  Typical Diode Input Forward Current Characteristic

                                                                Broadcom

                                                                - 11 -
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                                       Dual-Channel Product Only

Data Sheet

Figure 5 Test Circuit for tPLH, tPHL, tr, and tf

          PULSE GEN.

       tr = tf = 5 ns                                                     VO

          f = 500 kHz                                       VCC           OUTPUT      5.0 V

          25 % DUTY                                              MONITORING

            CYCLE                       D.U.T.                            NODE

                            IF                  VCC                                       1.3 K:

INPUT                                                            0.1 PF

MONITORING

NODE               100 :                                              30 pF

                                            GND                       C2      2.5 K:

            C1

            15 pF

                   THE PROBE AND JIG CAPACITANCES

                   ARE REPRESENTED BY C1 AND C2.

                   ALL DIODES ARE 1N4150 OR EQUIVALENT.

Figure 6 Typical Propagation Delay vs. Ambient Temperature                                                   Figure  7  Typical  Propagation  Delay vs. Input Forward Current

Figure 8 Test Circuit           for  tPHZ,  tPZH, tPLZ,     and tPZL (Single-Channel

Product Only)

                PULSE

            GENERATOR

                ZO = 50 :                                        VCC                  5.0 V

            tr = tf = 5 ns                  D.U.T.                                           S1

                                     1              VCC  8            0.1 μF

            IF                       2                   7            VO          D1         1.3 K:

                                     3                   6

                                                                          C1                 D2

                                     4          GND      5                30 pF

INPUT VE                                                                                     D3

MONITORING                                                                        2.5 K:

NODE                                                                                         D4

                                                                                             S2

                                                                                                     Broadcom

                                                                                                     - 12 -
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                                      Dual-Channel Product Only

Data Sheet

Figure 9 Typical Enable Propagation Delay vs. Ambient                                   Figure 10  Propagation Delay Skew, tPSK, Waveform

Temperature (Single-Channel Product Only)

Figure 11 Test Diagram for Common-Mode Transient Immunity                               Figure 12 Operating Circuit for Burn-in and Steady State Life Tests

and Typical Waveforms                                                                                                                              VCC = 5.25 V

   IF                                  VCC = 5.0 V                                                                      D.U.T.*

               B          D.U.T.                                                                        IF                       VCC         ICC

                                  VCC                                                                                                 IO           0.01 PF

            A                                        0.1 PF*        OUTPUT VO             +        –

                                                                    MONITORING            VIN               100 W TYP.                100 W

+                                                                   NODE                       2.1 V

–VFF                                                                                                                    GND

                                  GND

                                                     + CL                                 CONDITIONS: IF = 10 mA                      VDC = 3.0 V

                                                              15 pF                                     IO = 25 mA

                             VCM                                                          TA = +125 °C

                          +       –                                                       * FOR SINGLE CHANNEL UNITS,

                          PULSE GEN.                                                      GROUND ENABLE PIN.

* TOTAL LEAD LENGTH < 10 mm FROM DEVICE UNDER TEST.

** SEE NOTE h ON PAGE 8.

| CL IS APPROXIMATELY 15 pF, WHICH INCLUDES PROBE AND STRAY WIRING

CAPACITANCE.

                                                                                Broadcom

                                                                                - 13 -
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                   Data Rate and Pulse-Width Distortion Definitions

Data Sheet

Data Rate and Pulse-Width Distortion                                                     When tPLH and tPHL differ in value, pulse width distortion

Definitions                                                                              results. Pulse width distortion is defined as |tPHL – tPLH| and

                                                                                         determines the maximum data rate capability of a

Propagation delay is a figure of merit that describes the finite                         distortion-limited system. Maximum pulse width distortion on

amount of time required for a system to translate information                            the order of 25% to 35% is typically used when specifying the

from input to output when shifting logic levels. Propagation                             maximum data rate capabilities of systems. The exact figure

delay from low to high (tPLH) specifies the amount of time                               depends on the particular application (RS-232, PCM, T-1, etc.).

required for a system’s output to change from a Logic 0 to a                             These high-performance optocouplers offer the advantages of

Logic 1, when given a stimulus at the input. Propagation delay                           specified propagation delay (tPLH, tPHL), and pulse width

from high to low (tPHL) specifies the amount of time required                            distortion (|tPLH – tPHL|) over temperature and power supply

for a system’s output to change from a Logic 1 to a Logic 0,                             voltage ranges.

when given a stimulus at the input (see Figure 5).

Applications

Figure 13 Recommended HCPL-540x Interface                Circuit

   VCC1 = +5 V

                  226 : 30 pF      HCPL-540x                                VCC2 = 5 V

DATA                                    VCC              0.1 PF

IN                                                                          DATA

A                 274 :                                           TTL       OUT
                                                                  LSTTL
                                                                  STTL
                                                                  HCMOS     Y

GND 1                                   GND

                  TOTEM            Y=A                                      GND 2

            1     POLE

                  OUTPUT GATE

                  (e.g. 54AS1000)                                        2

Figure  14 Alternative HCPL-540x Interface               Circuit

VCC1 =  +5 V

                                   HCPL-540x                                VCC2 = 5 V

DATA              464 :                 VCC

IN                                                       0.1      PF

A           STTL                                                            DATA

                                                                  TTL       OUT

                                                                  LSTTL     Y

                                                                  STTL

GND 1                                   GND

                  OPEN             Y=A                                      GND 2

            1     COLLECTOR

                  OUTPUT

                  GATE                                                   2

                  (e.g. 54S05)

                                                                               Broadcom

                                                                                 - 14 -
HCPL-540x, 5962-89570, HCPL-543x, HCPL-643x, 5962-89571                                                                   Applications

Data Sheet

Figure 15 Recommended HCPL-543x and HCPL-643x Interface Circuit

VCC1 = 5 V                        226 : 30 pF

                                                         HCPL-543x

DATA                                                          VCC                0.1 PF                      VCC2 = +5 V

IN A                              274 :                                                        TTL           DATA
                                                                                               LSTTL
                                                                                               STTL
TOTEM POLE                                                                                     HCMOS         OUT Y
                                                                                 TTL
                                                                                 LSTTL
OUTPUT GATE                                                                      STTL                        DATA

(e.g. 54AS1000)                   274 :                                          HCMOS                       OUT Y

DATA                                                          GND

IN A                                                     Y=A                                                 GND 2

GND 1                             226 : 30 pF

                               1                                                         2

Figure 16 Alternative HCPL-543x and HCPL-643x Interface Circuit

VCC1 = +5 V                       464 :

                                                         HCPL-543x

            DATA                                                    VCC          0.1 PF                      VCC2 = +5 V

            IN A                                                                                      TTL    DATA
                                                                                                      LSTTL
                                                                                                      HCMOS
STTL OPEN COLLECTOR               464 :                                                               STTL   OUT Y
                                                                                 TTL
OUTPUT GATE                                                                      LSTTL
                                                                                 HCMOS                       DATA
(e.g. 54AS05)
                                                                                 STTL                        OUT Y

            DATA                                              GND

            IN A

                     GND 1                               Y=A                                                 GND 2

                                                                                            2

                            1

                                                                    Broadcom

                                                                         - 15 -
For product information and a complete list of distributors, please go to our web

site: www.broadcom.com.

Broadcom, the pulse logo, Connecting everything, Avago Technologies, Avago,

and the A logo are among the trademarks of Broadcom in the United States,

certain other countries and/or the EU.

Copyright © 2005-2017 Broadcom. All Rights Reserved.

The term "Broadcom" refers to Broadcom Limited and/or its subsidiaries. For

more information, please visit www.broadcom.com.

Broadcom reserves the right to make changes without further notice to any

products or data herein to improve reliability, function, or design.

Information furnished by Broadcom is believed to be accurate and reliable.

However, Broadcom does not assume any liability arising out of the application

or use of this information, nor the application or use of any product or circuit

described herein, neither does it convey any license under its patent rights nor

the rights of others.

AV02-3838EN – October 2, 2017
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Broadcom Limited:

5962-8957001PA   5962-8957001PC   5962-8957001XA   5962-8957001YA     5962-8957001YC    5962-8957002KPA

5962-8957002KPC  5962-8957101PA   5962-8957101PC   5962-8957101XA       5962-8957101YA  5962-8957101YC

5962-89571022A   5962-8957103KPA  5962-8957103KPC      5962-8957104K2A  5962-8957201EA  5962-8957201EC

5962-8957201XA   5962-8957201YA   5962-8957201YC  5962-8957202KEA     5962-8957202KEC   HCPL-5400  HCPL-

5400#100   HCPL-5400#200    HCPL-5400#300   HCPL-5401  HCPL-5401#100    HCPL-5401#200   HCPL-5401#300

HCPL-540K   HCPL-540K#200   HCPL-540K-100   HCPL-540K-300  HCPL-5430    HCPL-5430#100   HCPL-5430#200

HCPL-5430#300    HCPL-5431  HCPL-5431#100   HCPL-5431#200  HCPL-5431#300  HCPL-543K     HCPL-543K#200

HCPL-543K-100   HCPL-543K-300    HCPL-6430  HCPL-6431  HCPL-643K   5962-8957202KXA      5962-8957202KYA

5962-8957202KYC  5962-8957002KXA  5962-8957002KYA      5962-8957002KYC  5962-8957103KXA  5962-

8957103KYA  5962-8957103KYC
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved