datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

535EB125M000DG

器件型号:535EB125M000DG
器件类别:无源元件    频率控制器和定时装置   
厂商名称:Silicon Laboratories
下载文档

器件描述

Standard Clock Oscillators Single Freq Low Jitter XO OE Pin 2

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Silicon Laboratories
产品种类:
Product Category:
Standard Clock Oscillators
产品类型:
Product Type:
Clock Oscillators
系列:
Series:
Si535
封装:
Packaging:
Tray
商标:
Brand:
Silicon Labs
子类别:
Subcategory:
Oscillators
商标名:
Tradename:
DSPLL

535EB125M000DG器件文档内容

                                                                                                       Si535/53                  6

                                                                                                               REVISION          D

ULTRA              LOW           JITTER                CRYSTAL                 OSCILL            A  T  OR (XO)

Features

    Available with select frequencies from            Available with LVPECL and                           Si5602

     100 MHz to 312.5 MHz                               LVDS outputs

    3rd generation DSPLL® with superior               3.3 and 2.5 V supply options

     jitter performance and high-power                 Industry-standard 5 x 7 mm

     supply noise rejection                             package and pinout

    3x better frequency stability than                Pb-free/RoHS-compliant

     SAW-based oscillators

Applications                                                                                           Ordering Information:

                                                                                                            See page 7.

    10/40/100G data centers                           Enterprise servers

    10G Ethernet switches/routers                     Networking

    Fibre channel/SAS/storage                         Telecommunications                             Pin Assignments:

Description                                                                                                 See page 6.

The  Si535/536      XO     utilizes  Silicon  Labs’     advanced     DSPLL®     circuitry   to              (Top View)

provide an ultra low jitter clock at high-speed differential frequencies. Unlike a

traditional XO, where a different crystal is required for each output frequency,                       NC   1           6  VDD

the  Si535/536      uses    one  fixed  crystal    to   provide   a  wide   range    of  output

frequencies. This IC based approach allows the crystal resonator to provide

exceptional    frequency     stability  and   reliability.    In    addition,  DSPLL     clock         OE   2           5  CLK–

synthesis provides superior supply noise rejection, simplifying the task of

generating     low  jitter  clocks      in  noisy      environments  typically       found  in         GND  3           4  CLK+

communication systems. The Si535/536 IC based XO is factory programmed

at   time  of  shipment,    thereby     eliminating     long  lead   times  associated   with                  Si535

custom oscillators.

Functional Block Diagram

               VDD                                                   CLK–      CLK+                    OE   1           6  VDD

                                                                                                       NC   2           5  CLK–

                                                                                                       GND  3           4  CLK+

                                                                                                               Si536

                    Fixed               100–312.5 MHz

                Frequency                   DSPLL®

                    XO                  Clock Synthesis

               OE                                                              GND

Rev. 1.2 5/16                                 Copyright © 2016 by Silicon Laboratories                                     Si535/536
Si535/536

1.  Electrical Specifications

Table 1. Recommended Operating Conditions

        Parameter            Symbol                      Test Condition            Min               Typ              Max      Unit

Supply Voltage1              VDD                         3.3 V option              2.97              3.3              3.63     V

                                                         2.5 V option              2.25              2.5              2.75     V

Supply Current               IDD                         Output enabled

                                                         LVPECL                        —             111              121      mA

                                                         LVDS                          —             90               98

                                                         Tristate mode                 —             60               75       mA

Output Enable (OE)2                                      VIH             0.75 x VDD                  —                —        V

                                                         VIL                           —             —                0.5      V

Operating Temperature Range    TA                                                  –40               —                85       °C

Notes:

    1.  Selectable parameter specified by part number. See Section 3. "Ordering Information"         on page  7  for  further  details.

    2.  OE pin includes a 17 k pullup resistor to VDD.

Table 2. CLK± Output Frequency Characteristics

        Parameter            Symbol                      Test Condition                         Min      Typ          Max      Unit

Nominal Frequency1             fO                        LVPECL/LVDS                            100       —           312.5    MHz

Initial Accuracy               fi                  Measured at +25 °C at time of                —    ±1.5             —        ppm

                                                         shipping

Temperature Stability1,2                                                                        –7        —           +7       ppm

                                                                                                –20       —           +20

Aging                                              Frequency drift over first year              —         —           ±3       ppm

                               fa                        Frequency drift over 20 year           —         —           ±10      ppm

                                                               life

Total Stability2                                         Temp stability = ±20 ppm               —         —           ±31.5

                                                                                                                               ppm

                                                         Temp stability = ±7 ppm                —         —           20

Powerup Time3                tOSC                        TA = –40°C — +85°C                     —         —           10       ms

Notes:

    1.  See Section 3. "Ordering Information" on page 7 for the list of available frequencies.

    2.  Selectable parameter specified by part number.

    3.  Time from powerup or tristate mode to fO.

2                                                        Rev. 1.2
                                                                                       Si535/536

Table 3. CLK± Output Levels and                Symmetry

        Parameter             Symbol           Test Condition        Min         Typ   Max         Unit

LVPECL Output Option1                  VO      Mid-level             VDD – 1.42  —     VDD – 1.25  V

                                       VOD     Swing (diff)          1.1         —     1.9         VPP

                                       VSE     Swing (Single-ended)  0.55        —     0.95        VPP

LVDS Output Option2                    VO      Mid-level             1.125       1.20  1.275       V

                                       VOD     Swing (diff)          0.5         0.7   0.9         VPP

Rise/Fall time (20/80%)                tR, tF                        —           —     350         ps

Symmetry (duty cycle)                  SYM     Differential          45          —     55          %

Notes:

1.      50  to VDD – 2.0 V.

2.      Rterm = 100  (differential).

                                                         Rev. 1.2                                        3
Si535/536

Table 4. CLK± Output Phase Jitter

        Parameter           Symbol                  Test Condition                 Min  Typ   Max   Unit

LVPECL/LVDS Phase Jitter*          J               10 kHz to 1 MHz (data center)  —    0.19  0.35  ps

(RMS)                                               12 kHz to 20 MHz brickwall     —    0.25  0.40  ps

*Note:  Applies to output frequencies: 156.25 MHz.

Table 5. CLK± Output Period Jitter

        Parameter           Symbol                  Test Condition                 Min  Typ   Max   Unit

LVPECL/LVDS Period Jitter*  JPER                    RMS                            —    2     —     ps

                                                    Peak-to-Peak                   —    14    —     ps

*Note:  N = 1000 cycles.

                          Figure 1. Si535/536 Typical Phase Noise at 156.25 MHz

4                                                   Rev. 1.2
                                                                                                  Si535/536

Table 6. Environmental Compliance

The Si535/536 meets the following qualification  test    requirements.

                      Parameter                                                     Conditions/Test Method

Mechanical Shock                                                                    MIL-STD-883, Method 2002

Mechanical Vibration                                                                MIL-STD-883, Method 2007

Solderability                                                                       MIL-STD-883, Method 2003

Gross & Fine Leak                                                                   MIL-STD-883, Method 1014

Resistance to Solder Heat                                                           MIL-STD-883, Method 2036

Moisture Sensitivity Level                                                          J-STD-020, MSL1

Contact Pads                                                                        Gold over Nickel

Table 7. Thermal Characteristics

(Typical values TA = 25 ºC, VDD = 3.3 V)

               Parameter                         Symbol       Test Condition        Min        Typ             Max           Unit

Thermal Resistance Junction to Ambient                   JA            Still Air   —          84.6            —             °C/W

Thermal Resistance Junction to Case                      JC            Still Air   —          38.8            —             °C/W

Ambient Temperature                                      TA                         –40          —             85            °C

Junction Temperature                                     TJ                         —            —             125           °C

Table 8. Absolute Maximum Ratings1

                      Parameter                                         Symbol           Rating                     Unit

Maximum Operating Temperature                                           TAMAX            85                         °C

Supply Voltage, 2.5/3.3 V Option                                        VDD         –0.5 to +3.8                    V

Input Voltage (any input pin)                                           VI          –0.5 to VDD + 0.3               V

Storage Temperature                                                     TS          –55 to +125                     °C

ESD Sensitivity (HBM, per JESD22-A114)                                  ESD              2500                       V

Soldering Temperature (Pb-free profile)2                                TPEAK            260                        °C

Soldering Temperature Time @ TPEAK (Pb-free profile)2                   tP               20–40                 seconds

Notes:

1.      Stresses beyond those listed in Absolute Maximum Ratings may cause permanent damage to the device. Functional

        operation or specification compliance is not implied at these conditions. Exposure to maximum rating conditions for

        extended periods may affect device reliability.

2.      The device is compliant with JEDEC J-STD-020C. Refer to Si5xx Packaging FAQ available for download at

        www.silabs.com/VCXO for further information, including soldering profiles.

                                                              Rev. 1.2                                                             5
Si535/536

2.  Pin Descriptions

                                                          (Top View)

             NC           1             6    VDD                             OE      1                 6  VDD

             OE           2             5    CLK–                            NC      2                 5  CLK–

             GND          3             4    CLK+                            GND     3                 4  CLK+

                              Si535                                                     Si536

                                             Table 9.     Pinout for Si535 Series

    Pin                   Symbol                                                  Function

    1                         NC                                             No connection

                                                                             Output enable

    2                         OE                          0 = clock output disabled (outputs tristated)

                                                                             1 = clock output enabled

    3                     GND                                             Electrical and Case Ground

    4                     CLK+                                               Oscillator Output

    5                     CLK–                                               Complementary Output

    6                        VDD                                             Power Supply Voltage

*Note:   OE  includes  a  17 k pullup  resistor to VDD.

                                           Table 10.      Pinout  for  Si536 Series

    Pin                           Symbol                                                Function

                                                                                     Output enable

    1                             OE                                   0  =  clock output disabled (outputs tristated)

                                                                             1 = clock output enabled

    2                         No connection                                          No connection

    3                             GND                                        Electrical and Case Ground

    4                             CLK+                                             Oscillator Output

    5                             CLK–                                       Complementary output

    6                             VDD                                        Power Supply Voltage

*Note:   OE  includes  a  17  k pullup resistor to VDD.

6                                                         Rev. 1.2
                                                                                                                           Si535/536

3.  Ordering Information

The Si535/536 XO supports a variety of options including frequency, temperature stability, output format, and VDD.

The Si535 and Si536 XO series are supplied in an industry-standard, RoHS compliant, 6-pad, 5 x 7 mm package.

The Si536 Series supports an alternate OE pinout (pin #1) for the LVPECL and LVDS output formats. See Tables 9

and 10 for the pinout differences between the Si535 and Si536 series.

                        53x              X        X      XXXMXXX                           D     G                   R

                                                                                                                           Tape & Reel Packaging

            Device      Output Enable                                                                                            Blank = Trays

            535           pin 2

            536           pin 1                                                                                      Operating Temp Range (°C)

                                                                                                                        G        -40 to +85 °C

                        1st Option Code                                                                                    Part Revision Letter

       VDD        Output Format  Output Enable Polarity                                    Frequency (e.g., 156M250 is 156.250 MHz)

    A  3.3        LVPECL                    High                            Select frequencies available in the      frequency range 100 to 312.5 MHz

    B  3.3        LVDS                      High                            are listed below. Frequencies requiring greater than 6 digit resolution

    E  2.5        LVPECL                    High                                                 are assigned a six digit code.

    F  2.5        LVDS                      High                                              Available Frequencies  Frequency Order Code

                                                                                                 100.000 MHz            100M000

                                                                                                 106.250 MHz            106M250

                                                                                                 125.000 MHz            125M000

                                                                                                 150.000 MHz            150M000

                                                                                                 155.520 MHz            155M520

                                                                                                 156.250 MHz            156M250

                                                                                                 156.2578 MHz           000305

                                                                                                 156.2539 MHz           000335

                                                                                                 156.26953 MHz          000338

                                                                                                 159.375 MHz            159M375

                                                                                                 161.1328 MHz           000292

                                                                                                 166.6286 MHz           000172

                                                                                                 167.3316 MHz           000175

                                                                                                 212.500 MHz            212M500

                                                                                                 312.500 MHz            312M500

                                                                                                 2nd Option Code

                                                         Code               Temperature Stability (ppm, max, ±)      Total Stablility (ppm, max, ±)

                                                                         B                 20                                    31.5

                                                                         C                    7                                  20

    Example P/N:  535AB156M250DGR is a 5 x 7 XO in a 6 pad package. The frequency is 156.250 MHz, with a 3.3 V supply, LVPECL output,

    and Output Enable active high polarity. Temperature stability is specifed as ±20 ppm.  The part is specified for –40 to +85 °C ambient

    temperature range operation and is shipped in tape and reel format.

                                                  Figure 2. Part Number Convention

                                                                         Rev. 1.2                                                                      7
Si535/536

4.  Package Outline

Figure 3 illustrates the package details for the Si535/536. Table 11 lists the values for  the  dimensions  shown  in  the

illustration.

                        Figure 3. Si535/536 Outline Diagram

                     Table 11.  Package Diagram Dimensions   (mm)

                     Dimension  Min             Nom          Max

                     A          1.50            1.65         1.80

                     b          1.30            1.40         1.50

                     c          0.50            0.60         0.70

                     D                5.00 BSC

                     D1         4.30            4.40         4.50

                     e                2.54 BSC

                     E                7.00 BSC

                     E1         6.10            6.20         6.30

                     H          0.55            0.65         0.75

                     L          1.17            1.27         1.37

                     p          1.80            —            2.60

                     R                0.70 REF

                     aaa                        0.15

                     bbb                        0.15

                     ccc                        0.10

                     ddd                        0.10

                     eee                        0.05

8                                     Rev. 1.2
                                                                                       Si535/536

5.  6-Pin PCB Land Pattern

Figure 4 illustrates the 6-pin PCB land pattern for the Si535/536. Table 12 lists the values for the dimensions shown

in the illustration.

                                 Figure 4. Si535/536 PCB Land Pattern

                                 Table 12. PCB Land Pattern Dimensions (mm)

                      Dimension                                                  Min

                        C1                                                       4.20

                        E                                                        2.54

                        X1                                                       1.55

                        Y1                                                       1.95

Notes:

General

    1.  All dimensions shown are in millimeters (mm) unless otherwise noted.

    2.  Dimensioning and Tolerancing is per the ANSI Y14.5M-1994 specification.

    3.  This Land Pattern Design is based on the IPC-7351 guidelines.

    4.  All dimensions shown are at Maximum Material Condition (MMC). Least Material Condition (LMC) is calculated based

        on a Fabrication Allowance of 0.05 mm.

Solder Mask Design

    1.  All metal pads are to be non-solder mask defined (NSMD). Clearance between the solder mask and the metal pad is to

        be 60 µm minimum, all the way around the pad.

Stencil Design

    1.  A stainless steel, laser-cut and electro-polished stencil with trapezoidal walls should be used to assure good solder

        paste release.

    2.  The stencil thickness should be 0.125 mm (5 mils).

    3.  The ratio of stencil aperture to land pad size should be 1:1.

Card Assembly

    1.  A No-Clean, Type-3 solder paste is recommended.

    2.  The recommended card reflow profile is per the JEDEC/IPC J-STD-020 specification for Small Body Components.

                                                            Rev. 1.2                                                           9
Si535/536

6.  Si535/Si536 Mark Specification

Figure 5 illustrates the mark specification for the Si535/Si536. Table 13 lists the line information.

                        Figure 5. Mark Specification

                        Table 13. Si53x Top Mark Description

    Line  Position                                      Description

    1     1–10          “SiLabs"+ Part Family Number, 53x (First 3 characters in part number where x =       5

                        indicates a 535 device and x = 6 indicates a 536 device).

    2     1–10          Si535, Si536: Option1 + Option2 + Freq(7) + Temp

                        Si535/Si536 w/ 8-digit resolution: Option1 + Option2 + ConfigNum(6) + Temp

    3     Trace Code

          Position 1    Pin 1 orientation mark (dot)

          Position 2    Product Revision (D)

          Position 3–6  Tiny Trace Code (4 alphanumeric characters per assembly release instructions)

          Position 7    Year (least significant year digit), to be assigned by assembly site (ex: 2013 = 3)

          Position 8–9  Calendar Work Week number (1–53), to be assigned by assembly site

          Position 10   “+” to indicate Pb-Free and RoHS-compliant

10                                            Rev. 1.2
Si535/536

DOCUMENT CHANGE LIST

Revision 0.2 to Revision 0.3

   Updated Table 7 on page 5.

Revision 0.3 to Revision 0.5

   Updated Note 1 in Table 2 on page 2.

   Updated Symmetry Test Condition in Table 3 on

    page 3.

   Updated Table 4 on page 4.

   Updated Table 5 on page 4.

   Updated XXXMXXX text in Figure 2 on page 7.

   Updated 4. "Package Outline" on page 8.

Revision 0.5 to Revision 0.6

   Updated Figure 2 on page 7.

   Updated Land Pattern information on page 10.

Revision 0.6 to Revision 0.7

   Updated Powerup Time’s test condition in Table 2 on

    page 2.

   Added new frequency option to Figure 2 on page 7.

Revision 0.7 to Revision 1.0

   Updated Table 4 Phase Jitter's test condition and

    maximum values.

Revision 1.0 to Revision 1.1

   Added 100 MHz ordering option.

Revision 1.1 to Revision 1.2

May 13, 2016

   Updated Figure 2 for frequencies: 161.1328 MHz,

    166.6286 MHz, 167.3316 MHz.

11                                                       Rev. 1.2
ClockBuilder Pro

One-click access to Timing tools,

documentation, software, source

code libraries & more. Available for

Windows and iOS (CBGo only).

www.silabs.com/CBPro

            Timing Portfolio                                        SW/HW  Quality                                                                   Support and Community

www.silabs.com/timing                      www.silabs.com/CBPro            www.silabs.com/quality                                                    community.silabs.com

Disclaimer

Silicon Laboratories intends to provide customers with the latest, accurate, and in-depth documentation of all peripherals and modules available for system and software implementers using

or intending to use the Silicon Laboratories products. Characterization data, available modules and peripherals, memory sizes and memory addresses refer to each specific device, and

"Typical" parameters provided can and do vary in different applications. Application examples described herein are for illustrative purposes only. Silicon Laboratories reserves the right to

make changes without further notice and limitation to product information, specifications, and descriptions herein, and does not give warranties as to the accuracy or completeness of the

included information. Silicon Laboratories shall have no liability for the consequences of use of the information supplied herein. This document does not imply or express copyright licenses

granted hereunder to design or fabricate any integrated circuits. The products are not designed or authorized to be used within any Life Support System without the specific written consent

of Silicon Laboratories. A "Life Support System" is any product or system intended to support or sustain life and/or health, which, if it fails, can be reasonably expected to result in significant

personal injury or death. Silicon Laboratories products are not designed or authorized for military applications. Silicon Laboratories products shall under no circumstances be used in

weapons of mass destruction including (but not limited to) nuclear, biological or chemical weapons, or missiles capable of delivering such weapons.

Trademark Information

Silicon Laboratories Inc.® , Silicon Laboratories®, Silicon Labs®, SiLabs® and the Silicon Labs logo®, Bluegiga®, Bluegiga Logo®, Clockbuilder®, CMEMS®, DSPLL®, EFM®, EFM32®,

EFR, Ember®, Energy Micro, Energy Micro logo and combinations thereof, "the world’s most energy friendly microcontrollers", Ember®, EZLink®, EZRadio®, EZRadioPRO®, Gecko®,

ISOmodem®, Precision32®, ProSLIC®, Simplicity Studio®, SiPHY®, Telegesis, the Telegesis Logo®, USBXpress® and others are trademarks or registered trademarks of Silicon Laborato-

ries Inc. ARM, CORTEX, Cortex-M3 and THUMB are trademarks or registered trademarks of ARM Holdings. Keil is a registered trademark of ARM Limited. All other products or brand

names mentioned herein are trademarks of their respective holders.

                                      Silicon Laboratories Inc.

                                      400 West Cesar Chavez

                                      Austin, TX 78701

                                      USA

                                      http://www.silabs.com
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle  Information:

Silicon Laboratories:

535FB156M250DG  535BB156M250DG  535FB125M000DG

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved