电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

501ACA10M0000CAF

器件型号:501ACA10M0000CAF
器件类别:无源元件   
厂商名称:Silicon Laboratories
标准:
下载文档

器件描述

Standard Clock Oscillators CMEMS Std Freq Osc 10MHz, 3.3 V

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Silicon Laboratories
产品种类:
Product Category:
Standard Clock Oscillators
RoHS:YES
频率:
Frequency:
10 MHz
频率稳定性:
Frequency Stability:
20 PPM
工作电源电压:
Operating Supply Voltage:
3.6 V
电源电压-最小:
Supply Voltage - Min:
1.71 V
电源电压-最大:
Supply Voltage - Max:
3.63 V
Output Format:LVCMOS
端接类型:
Termination Style:
SMD/SMT
封装 / 箱体:
Package / Case:
3.2 mm x 2.5 mm
最小工作温度:
Minimum Operating Temperature:
- 20 C
最大工作温度:
Maximum Operating Temperature:
+ 70 C
系列:
Series:
Si501
封装:
Packaging:
Cut Tape
商标:
Brand:
Silicon Labs
占空比 - 最大:
Duty Cycle - Max:
55 %
安装风格:
Mounting Style:
Solder Pad
Moisture Sensitive:Yes
产品类型:
Product Type:
MEMS Clock Oscillators
工厂包装数量:
Factory Pack Quantity:
50
子类别:
Subcategory:
Oscillators
商标名:
Tradename:
CMEMS
零件号别名:
Part # Aliases:
SI501501ACA10M0000CAF

501ACA10M0000CAF器件文档内容

                                                                                                              Si501/2/3

32   KHZ–100                                MHZ                CMEMS                      OSCILLATOR

Features

    Wide frequency range: 32 kHz to                             User selectable tRise/tFall options

     100 MHz                                                     Glitchless start and stop

     Contact Silicon Labs for                                  Excellent short-term stability, long-

     frequencies above 100 MHz                                    term aging

    Si501 single frequency w/ OE                                Industry standard footprints:

    Si502 dual frequency w/ OE/FS                                2x2.5, 2.5x3.2, 3.2x5 mm

    Si503 quad frequency w/ FS                                  RoHS compliant, Pb-free

    ±20/30/50 ppm frequency stability                           Short lead times: <2 weeks

     including 10-year aging                                     –20 to +70 °C: Extnd commercial

    LVCMOS output                                               –40 to +85 °C: Industrial

    Low period jitter                                           The Si50x family also includes the

    Low power                                                    Si504 for in-circuit programmability

    Continuous supply voltage range:                             (See the Si504 Data Sheet)

     +1.71 V to +3.63 V

Applications

    Storage (SATA/SAS/PCIe)                                     Office/Home automation

    General purpose processors                                  IP cameras/surveillance

    Industrial controllers                                      Display and control panels

    Embedded controllers                                        Outdoor electronics

    Motor control                                               Multi-function printers

    Flow control                                                Office equipment                            Ordering Information:

Description                                                                                                   See Section 5.

The  Si501/2/3     CMEMS       oscillator          family      provides  monolithic,    MEMS-based       IC

replacements      for    traditional        crystal  oscillators.     Silicon  Laboratories’          CMEMS

technology combines standard CMOS + MEMS in a single, monolithic IC to provide                                Pin Assignments

integrated, high-quality and high-reliability oscillators. Each device is factory tested

and  configured     for       guaranteed    performance           to  data     sheet  specifications  across  FS/OE  1         4  VDD

voltage, process, temperature, shock, vibration, and aging.

Additional information on the Si50x CMEMS oscillator architecture and CMEMS

technology    is    available  in           white    papers       on  the      Silicon  Labs  website    at   GND    2         3  CLK

www.siliconlabs.com/cmems.

Functional Block Diagram

                                                                                                              Patents pending

                                                                               VDD

                                                                               LDO

                                                   Digital

                              Resonator     Frequency-Locked             VCO

                              & Oscillator         Loop (FLL)

                              Temperature

                              Sensor                                        ÷           CLK

                                            Temp Comp /

                       FS/OE                       Digital

                                                   Control

                                            NVM RAM ROM

                                                                               GND

Rev. 1.0 6/14                                                  Copyright © 2014 by Silicon Laboratories                                Si501/2/3
Si501/2/3

TABLE    OF      CONTENTS

Section                                                                                                                     Page

1. Electrical Specifications  ..........................                               .............   .  .  .  .  .  .  .  . . . . .3

2. Si501/2/3 Typical Applications Circuits, AC Waveforms,                              and Functional

   Descriptions  ....................................                                  .............   .  .  .  .  .  .  .  .  .  .  . .8

   2.1. Si501/2 Applications Circuits . . . . . . . . . . . . . . . . . . .            .............   .  .  .  .  .  .  .  .  .  .  . .8

   2.2. Si501/2 AC Waveforms and Functional Descriptions                               .............   .  .  .  .  .  .  .  .  .  .  . .9

   2.3. Si503 Applications Circuits    ....................                            .............   .  .  .  .  .  .  .  .  .  .  . 10

   2.4. Si503 AC Waveform and Functional Description       ...                         .............   .  .  .  .  .  .  .  .  .  .  . 11

3. Functional Description     ...........................                              .............   .  .  .  .  .  .  .  .  .  .  . 12

   3.1. OE Enable and Disable States   .................                               .............   .  .  .  .  .  .  .  .  .  .  . 12

   3.2. Output Rise and Fall settings  ..................                              .............   .  .  .  .  .  .  .  .  .  .  . 13

4. Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .............   .  .  .  .  .  .  .  .  .  .  . 13

5. Ordering Guide . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  .............   .  .  .  .  .  .  .  .  .  .  . 14

   5.1. Si501 Ordering Guide and Part Number Syntax . . . .                            .............   .  .  .  .  .  .  .  .  .  .  . 14

   5.2. Si502 Ordering Guide and Part Number Syntax . . . .                            .............   .  .  .  .  .  .  .  .  .  .  . 15

   5.3. Si503 Ordering Guide and Part Number Syntax . . . .                            .............   .  .  .  .  .  .  .  .  .  .  . 16

6. Package Dimensions and Land Patterns . . . . . . . . . . . . .                      .............   .  .  .  .  .  .  .  .  .  .  . 17

   6.1. Package Outline: 3.2 x 5 mm 4-pin DFN . . . . . . . . . .                      .............   .  .  .  .  .  .  .  .  .  .  . 17

   6.2. Package Outline: 2.5 x 3.2 mm 4-pin DFN       ........                         .............   .  .  .  .  .  .  .  .  .  .  . 17

   6.3. Package Outline: 2 x 2.5 mm 4-pin DFN . . . . . . . . . .                      .............   .  .  .  .  .  .  .  .  .  .  . 17

7. Top Markings  ...................................                                   .............   .  .  .  .  .  .  .  .  .  .  . 18

   7.1. 3.2 x 5 mm Top Marking       ......................                            .............   .  .  .  .  .  .  .  .  .  .  . 18

   7.2. 3.2 x 5 mm Top Marking Explanation  ............                               .............   .  .  .  .  .  .  .  .  .  .  . 18

   7.3. 2.5 x 3.2 mm Top Marking       ....................                            .............   .  .  .  .  .  .  .  .  .  .  . 19

   7.4. 2.5 x 3.2 mm Top Marking Explanation . . . . . . . . . . .                     .............   .  .  .  .  .  .  .  .  .  .  . 19

   7.5. 2 x 2.5 mm Top Marking       ......................                            .............   .  .  .  .  .  .  .  .  .  .  . 20

   7.6. 2 x 2.5 mm Top Marking Explanation  ............                               .............   .  .  .  .  .  .  .  .  .  .  . 20

Document Change List       .............................                               .............   .  .  .  .  .  .  .  .  .  .  . 21

Contact Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .    .............   .  .  .  .  .  .  .  .  .  .  . 22

2                                           Rev. 1.0
                                                                                                       Si501/2/3

1.  Electrical Specifications

Table 1. Recommended Operating Conditions

VDD=1.71 to 3.63 V, TA= –40 to 85 C, unless otherwise specified

    Parameter       Symbol                 Test Condition                         Min             Typ      Max            Unit

Supply Voltage1     VDD                                                           1.71            —        3.63           V

Supply Current      IDD1    CL=4 pF, 3.3 VDD, FCLK=1.0 MHz, low                   —               1.7      2.5            mA

                            power option

                            CL=4 pF, 3.3 VDD, FCLK=100 MHz, low                   —               5.3      6.5            mA

                            power option

                            CL=4 pF, 3.3 VDD, FCLK=1.0 MHz, low                   —               3.9      4.9            mA

                            jitter option

                            CL=4 pF, 3.3 VDD, FCLK=100 MHz, low                   —               7.6      8.9            mA

                            jitter option

Static Supply       IDD2    Mode=Stop2, low power option                          —               1.7      2.5            mA

Current                     FCLK=1 MHz

                            Mode=Stop2, low jitter option                         —               3.9      4.9            mA

                            FCLK=1 MHz

                            Mode=Doze2                                            —               670      890            µA

                            Mode=Sleep2                                           —               0.3      1              µA

Input High Voltage  VIH     FS/OE pin                                             0.70 x          —        —              V

                                                                                  VDD

Input Low Voltage   VIL     FS/OE pin                                             —               —        0.30 x         V

                                                                                                           VDD

OE Internal Pull    RI      Ordering option                                       40              50       60             kΩ

Resistor

Operating           TA      Extended commercial grade                             –20             —        70             C

Temperature                 Industrial grade                                      –40             —        85             C

Notes:

    1.  The supply voltage range is continuous from 1.71 to 3.63 V.

    2.  Si501 and Si502 only. Si503 has FS only and does not support Stop, Doze,  or Sleep.  See  Section  3. Functional

        Description for more information on operational modes.

                                              Rev. 1.0                                                                          3
Si501/2/3

Table 2. Output Clock Characteristics

VDD=1.71 to 3.63 V, TA= –40 to 85 C, unless otherwise specified.

   Parameter      Symbol                 Test Condition                              Min     Typ            Max                         Unit

Frequency         FCLK                                                               0.032   —              100                         MHz

Range

Clock Period      TCLK         1/FCLK                                                31,250  —              10                          ns

Total Stability1  FSTAB                                                              –20     —              +20                         ppm

                                                                                     –30     —              +30                         ppm

                                                                                     –50     —              +50                         ppm

Initial           FI           Measured at 25 C at the time of                      —       ±2             —                           ppm

Accuracy                       shipping

Startup Time2     TSU          From VDD crossing 1.71 V to first                     —       2.5            4                           ms

                               clock output

Resume            TRUN         From Sleep mode                                       —       2.5            5                           ms
Time3,4
                               From Doze mode                                        —       1.7            2.55                        ms

                               From Stop mode5                                       —       —              1.5 x TCLK +                ns

                                                                                                            35

Output Disable    TD           To Sleep/Doze mode, from output                       —       —              225                         µs
Time3,4
                               running

                               To Stop, from output running                          —       —              1.5 x TCLK +                ns

                                                                                                            35

Frequency         TNEW_FREQ                                                          —       —              5                           ms

Update
Time4,6

Notes:

   1.    Orderable option. Stability budget consists of initial tolerance, operating temperature range, rated power supply voltage

         change, load change, 10-year aging, shock, and vibration.

   2.    Hold FS/OE high (strong or weak) during powerup for fastest time to clock.

   3.    Si501 and Si502 only. Si503 has FS only and does not support Stop, Doze, or Sleep.

   4.    Asserted FS/OE actions must be held stable for the maximum duration of the invoked FS/OE event (e.g., TRUN,

         TNEW_FREQ, TD, etc).
         If the Si502 frequency is switched while the device is in Stop mode, the frequency prior to Stop will be output briefly until
   5.

         the glitchless switch to the other frequency. Doze mode and Sleep mode do not have this behavior.

   6.    Si502 and Si503 only. Si501 is a single frequency device with OE only.

4                                               Rev. 1.0
                                                                                             Si501/2/3

Table 3. Output Clock Levels and Symmetry

VDD = 1.71 to 3.63 V, TA = –40 to 85 C unless otherwise indicated.

Parameter            Symbol          Test Condition                            Min     Typ   Max     Unit

Output High Voltage  VOH     1st ordering option code: A and H                 0.90 x  —     —       V

                             IOH=–4 mA                                         VDD

Output Low Voltage   VOL     1st ordering option code: A and H                 —       —     0.10 x  V

                             IOH=+4 mA                                                       VDD

Rise/Fall            tRise   1st ordering option code2: A and H                0.4     0.72  1.2     ns

Time1                /tFall  Z0=25  @ 3.3 V

                             1st ordering option code: B and J                 1       1.3   1.6     ns

                             Z0= 50 @ 3.3 V

                             1st ordering option code: C and K                 1       1.3   1.6     ns

                             Z0= 50 @ 2.5 V

                             1st ordering option code: D and L                 1       1.3   1.6     ns

                             Z0 = 50 @ 1.8 V

                             1st ordering option code: E and M                 2       3     4       ns

                             Z0= 110 @ 3.3 V

                             1st ordering option code: F and N                 4       5     7       ns

                             Z0=220  @ 3.3 V3

                             1st ordering option code: G and P                 7       8     11      ns

                             Z0=440  @ 3.3 V3

Duty Cycle           DC      Drive strength selected such that                 45      50    55      %

                             tRise/tFall (20% to 80%)<10% of

                             period

Notes:

1.      CL=15 pF, tRise/tFall (20% to 80%), 3.3 V, unless otherwise stated.

2.      Recommended series termination resistor (RS) = 24.9  for Z0=50 

3.      Ordering options F, N, G, and P are not recommended for FCLK > 5 MH2.

                                                Rev. 1.0                                                   5
Si501/2/3

Table 4. Output Clock Jitter and Phase Noise

VDD = 1.71 to 3.63 V, TA = –40 to 85 C unless otherwise indicated.

       Parameter       Symbol               Test Condition                         Min  Typ             Max       Unit

Cycle-to-Cycle Jitter  JCCPP   100 MHz, Low Jitter Option                          —    14              25        ps pk-pk

                               1st ordering option code: H

                               100 MHz, Low Power Option                           —    16              26        ps pk-pk

                               1st ordering option code: A

Period  Jitter         JPRMS   100 MHz, Low Jitter Option                          —    1               1.6       ps rms

                               1st ordering option code: H

                               100 MHz, Low Power Option                           —    1.3             1.9       ps rms

                               1st ordering option code: A

Period  Jitter Pk-Pk   JPPKPK  Low Jitter Option                                   —    9               13        ps pk-pk

                               10k samples

                               1st ordering option code: H

                               Low Power Option                                    —    10              16        ps pk-pk

                               10k samples

                               1st ordering option code: A

Phase   Jitter1               75 MHz                                              —    1               1.3       ps rms

                               FOFFSET=900 kHz to 7.5 MHz

                               Low Jitter Option

                               1st ordering option code: H

                               75 MHz                                              —    2.5             3.2       ps rms

                               FOFFSET=900 kHz to 7.5 MHz

                               Low Power Option

                               1st ordering option code: A

Notes:

   1.   Integrated phase jitter exceeds the requirements of some high-performance  data communications  systems.  See

        AN783 for additional information.

6                                                 Rev. 1.0
                                                                                            Si501/2/3

Table   5.  Environmental Compliance and        Package  Information

                       Parameter                                              Test Condition

                    Mechanical Shock                             MIL-STD-883, Method 2002, Cond B. (1,500 g)

                Mechanical Shock High g                          MIL-STD-883, Method 2002, Cond E. (10,000 g)

                    Mechanical Vibration                                      MIL-STD-883, Method 2007

                       Solderability                                          MIL-STD-883, Method 2003

                    Temperature Cycle                                         JESD22, Method A104

                Resistance to Solder Heat                                     MIL-STD-883, Method 2036

                      Contact Pads                                            Gold over Nickel/Palladium

Table 6. Thermal Conditions

        Parameter                     Symbol           Test Condition         Value                                Unit

Thermal Impedance                     JA              3.2x5 mm, still air    187

                                                       2.5x3.2 mm, still air  239                                  °C/W

                                                       2x2.5 mm, still air    241

Table 7. Absolute Maximum Limits1

                      Parameter                          Symbol               Rating                               Unit

Maximum Operating Temperature                                    TMAX         85                                         °C

Storage Temperature                                              TS           –55 to +125                                °C

Supply Voltage                                                   VDD          –0.5 to +3.8                               V

Input Voltage                                                    VIN          –0.5 to VDD                                V

                                                                              +0.3V

ESD Sensitivity (JESD22-A114)                                    HBM          2000                                       V

ESD Sensitivity (CDM)                                            CDM          500                                        V

Soldering Temperature (Pb-free profile)2                         TPEAK        260                                        °C

Soldering Time at TPEAK                                          TP           20–40                                      s

(PB-free profile)2

Junction Temperature                                             TJ           125                                        °C

Notes:

1.      Stresses beyond those listed in this table may cause permanent damage to the device. Functional operation

        specification compliance is not implied at these conditions. Exposure to maximum rating conditions for extended

        periods may affect device reliability.

2.      The device is compliant with JEDEC J-STD-020.

                                                       Rev. 1.0                                                              7
Si501/2/3

2.    Si501/2/3 Typical Applications Circuits, AC Waveforms, and Functional

    Descriptions

The Si501/2/3 family has various applications circuits and ac waveforms depending on the selected device and

ordering configuration options. Pay careful attention when reading the following section to be sure you refer to the

correct diagrams.

2.1.   Si501/2 Applications Circuits

                          VDD                                    VDD

                          RUP

                               FS/OE  1              4      VDD

                                                                          0.1  F

                                         Si501/2

                                                                               Z0 = 50

                               GND    2              3      CLK                                  CLK

                                                                      RS

            Figure 1. Si501/2 Applications Circuit with Optional Output Series Resistor

Note:   The dotted line box in Figure 1 is an optional component depending on tRise/tFall configuration option. This diagram

        applies to all Si50x product drive strength configuration options. See Table 3 for RS recommendations. See Section 5.

        "Ordering Guide” for configuration options.

   MCU

                   VDD         VDD                             VDD

                   RUP         RUP                                    ~50K                  VDD

    OUTPUT                                           FS/OE  1                     4     VDD

    DRIVER                                                                                        0.1F

                                                                      Si501/2

                                                                                                      Z0  = 50 

                                                     GND    2                     3     CLK                                       CLK

                                                                                             RS

Note:   The dotted line boxes in Figure 2 show resistor options depending on MCU pull-up resistors configuration and the

        Si501/2 internal resistor configuration options. See Section 5. "Ordering Guide” for configuration options. Users should

        design only one of the pin 1 dotted-line options. The series resistor (RS) on pin 3 is also optional. See Table 3 for RS

        recommendations.

            Figure 2. Si501/2 Applications Circuit with MCU Configuration Options

8                                                           Rev. 1.0
                                                                                                        S  i  5  0  1  /  2  /  3

                       Table 8. Si502 FS/OE States and Resistor Values

                   FS/OE Pin State               RUP                       Clock Output

                       Strong High               0 RUP  1 k          Frequency 1

                       Weak High         20 kRUP  200 k              Frequency 2

                       Low                                 —                     Hi-Z

               Notes:

                   1.  If the Si502 internal pull-up resistor configuration option is not selected, an

                       MCU internal pull-up resistor or an external pull-up resistor should be used.

                   2.  The parallel combination of all pull-up resistors on the FS/OE pin, including

                       the optional internal device pull-up resistor must be > 20 kto select the

                       Weak High state.

                   3.  If the Si502 internal pull-up resistor is enabled with no other external FS/OE

                       connections, the FS/OE state will be detected as `Weak High' which selects

                       the Frequency 2 output by default.

2.2.  Si501/2  AC Waveforms and Functional Descriptions

                                                 Supply Voltage (VDD)

               VDD=1.71V

                       CLK

                                                              TSU

                       Figure 3. Si501/2 Power On Time (refer to Table 2)

      RUP<1k:  TD                                RUP<1k:                   RUP>20k:

FS/ OE                                   TRUN                              TNEW_ FREQ

      CLK                   Hi-Z                                           Hi-Z

                       Figure       4.  Si501/2  AC Waveform       (refer  to Table    2)

                                                 Rev. 1.0                                                                       9
Si501/2/3

2.3.   Si503 Applications Circuits

                                  VDD

           VDD

                                    ~50K                      VDD

           RUP

                        FS/OE  1                     4  VDD

                                                               0.1                      F

                RDOWN               Si503

                                                                                        Z0  =  50

                        GND    2                     3  CLK                                                     CLK

                                                               RS

Note:  The dotted line boxes show optional components depending on tRise/tFall and internal pull up resistor    configuration

       options. See Section 5. "Ordering Guide” for configuration options. See Table 3 for RS recommendations.

                Figure 5. Si503 Applications Circuit with Configuration Options

                Table 9. Si503 Frequency Select with External Resistor Options

       FS/OE Pin State              RUP                        RDOWN                                Clock Output

           Strong High         0 RUP  1 k                Do not populate                      Frequency 1

           Weak High           20 kRUP  200 k            Do not populate                      Frequency 2

           Weak Low            Do not populate          20 kRDOWN  200 k                      Frequency 3

           Strong Low          Do not populate          0 RDOWN  1 k                          Frequency 4

    Note:  If the Si503 internal pull-up resistor is enabled with no other external FS/OE connections, the FS/OE state will

           be detected as `Weak High' which selects the Frequency 2 output by default.

10                                                   Rev. 1.0
                                                                                                      Si501/2/3

MCU                     VDD       VDD                     VDD

                  RUP                                     ~50K                                  VDD

OUTPUT                                       FS/OE   1                           4  VDD

DRIVER                                                                                                0.1  F

                        VDD

                  RUP                                          Si503

OUTPUT                            6K                                                                 Z0   = 50

DRIVER                                               2                           3                                                  CLK

                                                GND                                 CLK          RS

Note:  The dotted line boxes in Figure 6 show resistor options depending on MCU pull-up resistors configuration and the Si503

       internal resistor configuration options. See Section 5. "Ordering Guide” for configuration options. Users should design

       only one of the pin 1 dotted-line options. The series resistor (RS) on pin 3 is also optional. See Table 3 for RS recommen-

       dations.

                 Figure 6. Si503 Applications Circuit with MCU and Configuration Options

                                  Table 10. Si503 Frequency Select

       FS/OE Pin State            MCU Output 1            MCU Output 2                                Clock Output

       Strong High                     High                    Hi-Z                                   Frequency 1

       Weak High                       Hi-Z                    Hi-Z                                   Frequency 2

        Weak Low                       Hi-Z                    Low                                    Frequency 3

       Strong Low                      Low                     Hi-Z                                   Frequency 4

Note:  If the Si50x internal pull-up resistor is enabled with no other external OE connections,  the  OE state will be

       detected as `Weak High' which selects the Frequency 2 output by default.

2.4.   Si503 AC Waveform and Functional Description

                             VDD

                 1.71V

                                                     TSU

                             Figure 7. Si503 Power On Time (refer to Table 2)

                                                Rev. 1.0                                                                            11
Si501/2/3

     RUP < 1k:                  RUP > 20k:

      FS                                                                                 RDOWN > 20k:

                                TNEW_ FREQ                                                      TNEW_ FREQ

     CLK                                Hi-Z                                                      Hi-Z

                                    Figure 8. Si503 AC Waveform (refer to Table 2)

3.    Functional Description

The Si50x series oscillator family includes four base devices. All devices are configurable according to the Section

5. "Ordering Guide”. The four devices each support a single clock output frequency at any one time and are

segmented according to the number of clock frequencies they store in on-chip memory.

The Si501 supports a single stored frequency, enabled with the OE functionality. The Si502 stores two frequencies

that can be selected with FS and enabled/disabled with OE functionality. The Si503 stores four frequencies,

selected with FS functionality. The Si503 does not support OE functionality. The Si501/2/3 are covered in this data

sheet.

The Si504 is a programmable oscillator, controlled through a single pin interface (C1D). It is covered in its own

Si504 data sheet available at www.siliconlabs.com/cmems.

All  devices    in  the  Si50x  CMEMS       series  employ  a  cost-optimized,      power-efficient,    digital  FLL  architecture  to

produce a highly accurate and stable output clock from a passively compensated MEMS resonator reference

frequency.

The architecture uses the MEMS resonator as its reference frequency along with a divided signal from an on-chip,

digitally-controlled VCO to drive a frequency comparator for the FLL’s digital loop filter. The digital loop filter

accumulates and further processes the frequency error values to produce the target output frequency.

The   architecture    also    uses  a   high-resolution,  low-noise      temperature     sensor  and    temperature   compensation

algorithm to offset any temperature drift of the passively compensated MEMS resonator. Each device is calibrated

for temperature and MEMS-resonator frequency pairs and derives a device-specific compensation polynomial. As

the temperature changes, this compensation circuitry offsets any frequency drift.

This tightly coupled system is extremely accurate and fast because the MEMS resonator and CMOS compensation

circuitry are in a single, monolithic chip, and, therefore, separated by a few microns.

The   complete      system    process   occurs   many     thousands      of  times  per  second,  providing      excellent  frequency

accuracy and stability across temperature changes, including any fast temperature transients. The oscillator also

supports a low-power version that reduces the sampling cycle to a longer period, reducing power consumption for

applications    that     can  tolerate  relaxed  jitter  specifications      of  approximately   1 ps   RMS  to  reduce     power   by

approximately 2-3 mA. See Table 1 for exact specifications.

3.1.    OE Enable and Disable States

The Si50x CMEMS series supports four operational output states via the FS/OE configuration pin. If enabled, the

Si50x is in Run mode, the clock is output and power is as specified in Table 1. The disable modes are Stop, Sleep,

and Doze. Each of these states has a different power consumption profile as specified in Table 1.

3.1.1. Stop Mode

The Si50x output in Stop mode is high-impedance, also known as High-Z (Hi-Z) or Tri-State. Stop mode disables

the output driver, but the digital core and MEMS resonator remain enabled for fast transition to Run mode. The

output is stopped and held at High-Z after completing the last cycle glitch-free. No other power saving measure is

taken in Stop mode.

12                                                             Rev. 1.0
                                                                                                 Si501/2/3

3.1.2. Doze Mode

The Si50x output in Doze mode is high-impedance, also known as High-Z (Hi-Z) or Tri-State. Doze mode disables

the output driver, the VCO, and the MEMS resonator, but the digital core remains enabled. The output is stopped

and is held at High-Z after completing the last cycle glitch-free.

3.1.3. Sleep Mode

The Si50x output in Sleep mode is high-impedance, also known as High-Z (Hi-Z) or Tri-State. Sleep mode disables

power to all circuitry except for low-leakage circuitry that retains the last device configuration. The output is stopped

and is held at High-Z after completing the last cycle glitch-free.

3.2.  Output Rise and Fall Settings

The Si50x clock output is programmable. This enables reduction of electromagnetic interference (EMI) radiation

from the clock output. The amount of EMI reduction is dependent on the output frequency, the harmonic of interest,

and the board layout. Lab results using a 50 MHz FOUT and changing the clock tRise/tFall time from 0.7 ns to 8 ns

show up to 14 dB of EMI reduction.

The tRise/tFall feature also allows the Si50x to match competing devices’ rise and fall times. Crystal oscillator

tRise/tFall behavior is largely dependent on the supply voltage. In crystal-based oscillators, a higher supply voltage

will generally drive a more rapid tRise/tFall time. The Si50x configuration options allow the user to match the

tRise/tFall to the supply voltage. The Si50x also provides a specified tRise/tFall with a given supply voltage and a

50  trace impedance. See Table 3 for Si50x tRise/tFall specifications.

4.    Pin Descriptions

                                     FS/OE    1  4                  VDD

                                         GND  2  3                  CLK

                                         Figure 9. Si501/2/3

                                     Table 11. Pin Description

      Pin          Name                                                  Function

      1            FS/OE  FS=Frequency Select. Si502 and Si503 only.

                          OE=Output Enable. Si501 and Si502 only.

      2            GND    Ground.

      3            CLK    Output clock.

      4            VDD    Power supply.

                          Bypass with a 0.1F capacitor placed as close            to  the  VDD  pin  as  possible.

                                              Rev. 1.0                                                                     13
Si501/2/3

5.     Ordering Guide

The Si50x family of CMEMS oscillators are highly configurable. Each orderable part number must be specified

according to the guidelines below. Each customized part’s performance is guaranteed to operate within the data

sheet specifications. An on-line configuration and ordering tool is available at www.siliconlabs.com/cmems.

5.1.   Si501 Ordering Guide and Part Number Syntax

            VDD   Jittervs    TYP                   OE        OE    Internal                                              Package

                  Power        TR/TF                 High       Low    PullResistor                                       Dimension

    A  1.7Ͳ3.6               0.7ns1              A  Enable     Stop   PullͲUp                                       B     3.2x5mm4

    B       3.3V             1.3ns2              B  Enable     Doze   PullͲUp                                       C     2.5x3.2mm

    C       2.5V  Low       1.3ns2              C  Enable     Sleep  PullͲUp                                       D     2x2.5mm

    D       1.8V  Power      1.3ns2              D  Stop     Enable   PullͲDown

    E  1.7Ͳ3.6                 3ns3              E  Doze     Enable   PullͲDown                                              Temp

    F  1.7Ͳ3.6                 5ns3              F  Sleep    Enable   PullͲDown                                              Range

    G  1.7Ͳ3.6                 8ns3              G  Enable     Stop      None                                          F     Ͳ20to70°C

    H  1.7Ͳ3.6               0.7ns1              H  Enable     Doze      None                                          G     Ͳ40to85°C

    J       3.3V             1.3ns2              J  Enable     Sleep     None

    K       2.5V             1.3ns2              K  Stop     Enable      None                                                    Reel

    L       1.8V  Low        1.3ns2              L  Doze     Enable      None

                  Jitter                                                                                                   R      Reel

    M  1.7Ͳ3.6                 3ns3              M  Sleep    Enable      None                                                CutTape

    N  1.7Ͳ3.6                 5ns3

    P  1.7Ͳ3.6                 8ns3

                             501      J  C     A  Ͳ  Ͳ       Ͳ  Ͳ      Ͳ  Ͳ           Ͳ              D  A         G     R

                                                                                                        Revision

       OPN       Description            Ppm         Frequency                                       Description

    Prefix                                           Code

       501        Singlefrequency    A  ± 50        Mxxxxxx                                         fOUT <1MHz

       502        Dual frequency      B  ± 30        xMxxxxx                         1MHzчfOUT <10MHz

       503        Quad frequency      C  ± 20        xxMxxxx                         10MHzчfOUT <100MHz

       504        Anyfrequency                      100M000                                        fOUT =100MHz

                                                     xxxxxx               6Ͳdigitcodefor>6decimalresolution

    Note:

       1.    Series termination resistor (RS) is recommended for this configuration. See Table 3 and Section 2.

       2.    Series termination resistor is not needed for this configuration. Output impedance is 50 Ω for the indicated supply

             condition.

       3.    Series termination resistor is not needed for this configuration. Reduced EMI setting.

       4.    Silicon Labs 3.2 x 5 mm package is delivered as 3.2 x 4 mm and accommodates the industry-standard 3.2 x 5 mm

             footprint.

                                         Figure 10. Si501 Part Number Syntax

14                                                   Rev. 1.0
                                                                                                               Si501/2/3

5.2.  Si502 Ordering Guide and Part Number Syntax

          VDD   Jittervs    TYP                   OE        Internal                                                    Package

                Power        TR/TF                 Low5    PullResistor                                                Dimension

A     1.7Ͳ3.6              0.7ns1              A  Stop       PullͲUp                                             B     3.2x5mm4

B         3.3V             1.3ns2              B  Doze       PullͲUp                                             C     2.5x3.2mm

C         2.5V  Low       1.3ns2              C  Sleep      PullͲUp                                             D     2x2.5mm

D         1.8V  Power      1.3ns2              D  Stop         None

E     1.7Ͳ3.6                3ns3              E  Doze         None                                                       Temp

F     1.7Ͳ3.6                5ns3              F  Sleep        None                                                       Range

G     1.7Ͳ3.6                8ns3                                                                                   F     Ͳ20to70°C

H     1.7Ͳ3.6              0.7ns1                                                                                   G     Ͳ40to85°C

J         3.3V             1.3ns2

K         2.5V             1.3ns2                                                                                         Reel

L         1.8V  Low        1.3ns2

                Jitter                                                                                                  R  Reel

M     1.7Ͳ3.6                3ns3                                                                                         CutTape

N     1.7Ͳ3.6                5ns3

P     1.7Ͳ3.6                8ns3

                           502      J  C     A  Ͳ  Ͳ       Ͳ    Ͳ        Ͳ  Ͳ  Ͳ                  D  A         G     R

                                                                                                     Revision

   OPN         Description            Ppm         Frequency                                      Description

Prefix                                             Code

   501          Singlefrequency    A  ± 50        xxxxxx                      6ͲdigitcodefromSilicon Labs

   502          Dual frequency      B  ± 30

   503          Quad frequency      C  ± 20

   504          Anyfrequency

Note:

      1.  Series termination resistor (RS) is recommended for this configuration. See Table 3 and Section 2.

      2.  Series termination resistor is not needed for this configuration. Output impedance is 50 Ω for the indicated supply

          condition.

      3.  Series termination resistor is not needed for this configuration. Reduced EMI setting.

      4.  Silicon Labs 3.2 x 5 mm package is delivered as 3.2 x 4 mm and accommodates the industry-standard 3.2 x 5 mm

          footprint.

      5.  The Si502 OE pin has three (3) states: OE High = Freq 1; OE Weak High = Freq 2; OE Low is configurable.

                                       Figure 11. Si502 Part Number Syntax

                                                      Rev. 1.0                                                                           15
Si501/2/3

5.3.   Si503 Ordering Guide and Part Number Syntax

            VDD   Jittervs    TYP                      Internal                                                             Package

                  Power        TR/TF                    PullResistor                                                      Dimension

    A  1.7Ͳ3.6               0.7ns1              A        PullͲUp                                                   B     3.2x5mm4

    B       3.3V             1.3ns2              B          None                                                    C     2.5x3.2mm

    C       2.5V  Low       1.3ns2                                                                                 D     2x2.5mm

    D       1.8V  Power      1.3ns2

    E  1.7Ͳ3.6                 3ns3                                                                                          Temp

    F  1.7Ͳ3.6                 5ns3                                                                                          Range

    G  1.7Ͳ3.6                 8ns3                                                                                    F     Ͳ20to70°C

    H  1.7Ͳ3.6               0.7ns1                                                                                    G     Ͳ40to85°C

    J       3.3V             1.3ns2

    K       2.5V             1.3ns2                                                                                              Reel

    L       1.8V  Low        1.3ns2

                  Jitter                                                                                                   R      Reel

    M  1.7Ͳ3.6                 3ns3                                                                                          CutTape

    N  1.7Ͳ3.6                 5ns3

    P  1.7Ͳ3.6                 8ns3

                             503      J  C     A  Ͳ  Ͳ       Ͳ     Ͳ   Ͳ  Ͳ   Ͳ                      D  A         G     R

                                                                                                        Revision

       OPN       Description            Ppm         Frequency                                       Description

    Prefix                                           Code

       501        Singlefrequency    A  ± 50        xxxxxx                   6ͲdigitcodefromSiliconLabs

       502        Dual frequency      B  ± 30

       503        Quad frequency      C  ± 20

       504        Anyfrequency

Note:

       1.    Series termination resistor (RS) is recommended for this configuration. See Table 3 and Section 2.

       2.    Series termination resistor is not needed for this configuration. Output impedance is 50 Ω for the indicated supply

             condition.

       3.    Series termination resistor is not needed for this configuration. Reduced EMI setting.

       4.    Silicon Labs 3.2 x 5 mm package is delivered as 3.2 x 4 mm and accommodates the industry-standard 3.2 x 5 mm

             footprint.

                                         Figure 12. Si503 Part Number Syntax

16                                                   Rev. 1.0
                                                                                               Si501/2/3

6.    Package Dimensions and Land Patterns

6.1.  Package Outline: 3.2 x 5 mm 4-pin DFN

                 4.00±0.15                                                                           2.54

                                     #4                #3

                                     VDD               CLK

3.20±0.15                                    Top View          1.20                      2.20

                                                       GND     0.94                                                          1.60

                                     FS/OE

                                     #1      1.34      #2

                                                       1.20                                                      1.50

0.90 Max

    Note: Layout and pin-compatible  with industry-standard 3.2 x 5 mm footprint.

                                     Figure 13. 3.2 x 5 mm 4-pin DFN

6.2.  Package Outline: 2.5 x         3.2 mm 4-pin DFN

                 3.20±0.15                                                                     2.20

                                         #4                #3

      2.50±0.15                              Top View            0.90              1.90

                                                                 0.70

                                                                                                                       1.20

                                         #1                #2

                                             1.20      0.90

      0.90 Max                                                                                             1.40

                                     Figure 14. 2.5 x 3.2 mm 4-pin DFN

6.3.  Package    Outline:   2  x     2.5 mm 4-pin DFN

                 2.50±0.15                                                                     1.90

                                     #4                #3

    2.00±0.15                                Top View          0.70                1.50

                                                               0.55

                                                                                                                       1.00

                                     #1                #2

                                             1.00      0.65

      0.90 Max                                                                                             1.10

                                     Figure 15. 2      x 2.5 mm        4-pin  DFN

                                                       Rev. 1.0                                                              17
Si501/2/3

7.    Top Markings

7.1.  3.2 x 5 mm Top Marking

7.2.  3.2  x  5  mm Top Marking Explanation

                 Mark Method:     Laser

                 Font Size:       0.60 mm

                                  Right-Justified

                 Line 1 Marking:  TTTTTT=Trace Code           Manufacturing Code from the

                                                              Assembly Purchase Order form.

                 Line 2 Marking   Circle=0.5 mm               Pin 1 Indicator

                                  Diameter

                                  Left-Justified

                                  YY=Year                     Assigned by the Assembly House.

                                  WW=Work Week                Corresponds to the year and work

                                                              week of the build date.

18                                                 Rev.  1.0
                                                                                       Si501/2/3

7.3.  2.5  x  3.2 mm Top Marking

7.4.  2.5  x  3.2 mm Top Marking Explanation

              Mark Method:     Laser

              Font Size:       0.50 mm

                               Right-Justified

              Line 1 Marking:  TTTTT=Trace Code           Manufacturing Code from the

                                                          Assembly Purchase Order form.

              Line 2 Marking:  Circle=0.3 mm Diameter     Pin 1 Indicator

                               Left-Justified

                               Y=Year                     Assigned by the Assembly House.

                               WW=Work Week               Corresponds to the year and work

                                                          week of the build date.

                                                Rev. 1.0                                    19
Si501/2/3

7.5.  2 x 2.5 mm Top Marking

7.6.  2  x  2.5  mm Top Marking Explanation

                 Mark Method:     Laser

                 Font Size:       0.50 mm

                                  Right-Justified

                 Line 1 Marking:  TTTT=Trace Code            Manufacturing Code from the

                                                             Assembly Purchase Order form.

                 Line 2 Marking:  Circle=0.3 mm Diameter     Pin 1 Indicator

                                  Left-Justified

                                  Y=Year                     Assigned by the Assembly House.

                                  WW=Work Week               Corresponds to the year and work

                                                             week of the build date.

20                                                 Rev. 1.0
                                                                                    S    i  5  0  1  /  2  /  3

DOCUMENT CHANGE LIST                                     Revision 0.72 to Revision  1.0

Revision 0.2 to Revision 0.3                                 Updated Table 3.

                                                             Updated Section 6.

  Combined Si501/2/3 data sheets.

  Modified title page.

  Modified Table 2.

  Modified Table 4.

  Modified Section 2.

  Modified Section 3.

  Modified Section 4.

  Modified Section 5.

Revision 0.3 to Revision   0.4

  Modified title page.

  Modified Table 1.

  Modified Table 2.

  Modified Table 3.

  Modified Table 4.

  Modified Table 5.

  Modified Table 6.

  Modified Table 7.

  Modified Section 2.

  Modified Section 4.

  Modified Section 5.

  Modified Section 6.

Revision 0.4 to Revision 0.41

  Modified Table 4.

Revision 0.41 to Revision 0.7

  Revised supported frequency range.

  Added MIN/MAX figures to all relevant  tables.

Revision 0.7 to Revision 0.71

  Revised Table 3.

  Revised Section 5.

Revision 0.71 to Revision  0.72

  Revised Table 1.

  Revised Table 2.

  Revised Table 3.

  Revised Table 5.

  Modified Section 2.

  Added Section 3.

  Modified Section 4.

                                                   Rev.  1.0                                                  21
ClockBuilder Pro

One-click access to Timing tools,

documentation, software, source

code libraries & more. Available for

Windows and iOS (CBGo only).

www.silabs.com/CBPro

            Timing Portfolio               SW/HW                 Quality                 Support and Community

www.silabs.com/timing                      www.silabs.com/CBPro  www.silabs.com/quality  community.silabs.com

Disclaimer

Silicon Laboratories intends to provide customers with the latest, accurate, and in-depth documentation of all peripherals and modules available for system and software implementers

using or intending to use the Silicon Laboratories products. Characterization data, available modules and peripherals, memory sizes and memory addresses refer to each specific

device, and "Typical" parameters provided can and do vary in different applications. Application examples described herein are for illustrative purposes only. Silicon Laboratories

reserves the right to make changes without further notice and limitation to product information, specifications, and descriptions herein, and does not give warranties as to the accuracy

or completeness of the included information. Silicon Laboratories shall have no liability for the consequences of use of the information supplied herein. This document does not imply

or express copyright licenses granted hereunder to design or fabricate any integrated circuits. The products must not be used within any Life Support System without the specific

written consent of Silicon Laboratories. A "Life Support System" is any product or system intended to support or sustain life and/or health, which, if it fails, can be reasonably expected

to result in significant personal injury or death. Silicon Laboratories products are generally not intended for military applications. Silicon Laboratories products shall under no

circumstances be used in weapons of mass destruction including (but not limited to) nuclear, biological or chemical weapons, or missiles capable of delivering such weapons.

Trademark Information

Silicon Laboratories Inc., Silicon Laboratories, Silicon Labs, SiLabs and the Silicon Labs logo, CMEMS®, EFM, EFM32, EFR, Energy Micro, Energy Micro logo and combinations

thereof, "the world’s most energy friendly microcontrollers", Ember®, EZLink®, EZMac®, EZRadio®, EZRadioPRO®, DSPLL®, ISOmodem ®, Precision32®, ProSLIC®, SiPHY®,

USBXpress® and others are trademarks or registered trademarks of Silicon Laboratories Inc. ARM, CORTEX, Cortex-M3 and THUMB are trademarks or registered trademarks of

ARM Holdings. Keil is a registered trademark of ARM Limited. All other products or brand names mentioned herein are trademarks of their respective holders.

                                      Silicon Laboratories Inc.

                                      400 West Cesar Chavez

                                      Austin, TX 78701

                                      USA

                                      http://www.silabs.com
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Silicon Laboratories:

501ACA12M2880CAF        501JCAM032768BAG  501JAA40M0000DAG  501HCA26M0000DAF  501BCA16M0000DAG

501BAA50M0000BAG  501JCA10M0000CAG        501HCA12M0000BAF  501JCAM032768DAF  501AAA50M0000BAG

501ACA10M0000CAG  501JAA25M0000BAF        501HCA26M0000BAG  501AAA25M0000BAF  501JCA24M0000CAF

501JCA25M0000BAF  501HCA12M0000CAG        501ABA8M00000DAG  501HCAM032768CAF  501BAA50M0000DAF

501AAA27M0000BAF  501AAA24M0000CAF        501BCAM032768DAG  501BAA16M0000BAF  501JCA20M0000BAG

501BCAM032768CAF  501BAA16M0000BAG        501BAA50M0000DAG  501ACA100M000CAG  501HCA12M0000BAG

501JCA100M000BAF  501JCA100M000CAG        501ACA10M0000BAF  501AAA24M0000BAF  501JAA24M0000BAF

501AAA27M0000DAF  501ACA100M000BAF        501HCA27M0000CAF  501JCA10M0000BAF  501JCA20M0000DAF

501AAA50M0000DAG  501JAA40M0000CAF        501JCA25M0000CAF  501BAA16M0000DAF  501JAA40M0000BAF

501AAA27M0000CAF  501EAA48M0000BAG        501BCAM032768DAF  501AAA24M0000BAG  501AAA25M0000CAG

501EAA48M0000CAG  501HCAM032768DAG        501JCAM032768CAF  501HCAM032768BAF  501AAA27M0000DAG

501JAA40M0000CAG  501AAA25M0000BAG        501ACA10M0000BAG  501HCA26M0000BAF  501JCA24M0000BAG

501JAA40M0000BAG  501AAA50M0000CAG        501JCA100M000DAG  501BAA16M0000CAG  501JAA24M0000DAG

501ACA10M0000CAF  501BAA50M0000CAG        501HCA26M0000CAG  501AAA25M0000CAF  501HCA26M0000DAG

501JAA25M0000BAG  501JCA20M0000CAG        501JAA25M0000CAG  501BCA16M0000BAG  501JCA100M000CAF

501JCA25M0000CAG  501ACA100M000CAF        501HCA27M0000BAG  501AAA50M0000CAF  501ABA8M00000CAF

501HCA27M0000DAG  501JAA24M0000BAG        501JCA20M0000CAF  501HCA26M0000CAF  501BAA50M0000CAF

501JCA24M0000CAG  501JAA24M0000DAF        501ACA100M000DAG  501AAA50M0000DAF  501HCA27M0000DAF

501JCA10M0000CAF  501BCA16M0000DAF        501JCA24M0000DAF  501JCAM032768CAG  501JCA20M0000BAF

501HCAM032768CAG  501JCA10M0000DAF        501ACA10M0000DAF  501AAA24M0000CAG  501JCA25M0000DAF

小广播

501ACA10M0000CAF器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved