4 Megabit (256 K x 16-Bit) CMOS EPROM

DISTINCTIVE CHARACTERISTICS                                          s Single +5 V power supply
                                                                     s 10% power supply tolerance standard
s Fast access time                                                   s 100% Flashrite programming
    -- Speed options as fast as 90 ns
                                                                         -- Typical programming time of 32 seconds
s Low power consumption                                              s Latch-up protected to 100 mA from 1 V to
    -- 100 A maximum CMOS standby current
                                                                         VCC + 1 V
s JEDEC-approved pinout                                              s High noise immunity
    -- Plug-in upgrade of 1 Mbit and 2 Mbit EPROMs
    -- 40-pin DIP/PDIP
    -- 44-pin PLCC

GENERAL DESCRIPTION                                                  thus eliminating bus contention in a multiple bus micro-
                                                                     processor system.
The Am27C4096 is a 4 Mbit, ultraviolet erasable pro-
grammable read-only memory. It is organized as 256                   AMD's CMOS process technology provides high
Kwords, operates from a single +5 V supply, has a                    speed, low power, and high noise immunity. Typical
static standby mode, and features fast single address                power consumption is only 125 mW in active mode,
location programming. The Am27C4096 is ideal for use                 and 125 W in standby mode.
in 16-bit microprocessor systems. The device is avail-
able in windowed ceramic DIP packages, and plastic                   All signals are TTL levels, including programming sig-
one time programmable (OTP) PDIP and PLCC pack-                      nals. Bit locations may be programmed singly, in
ages.                                                                blocks, or at random. The device supports AMD's
                                                                     Flashrite programming algorithm (100 s pulses), re-
Data can be typically accessed in less than 90 ns, al-               sulting in a typical programming time of 32 seconds.
lowing high-performance microprocessors to operate
without any WAIT states. The device offers separate
Output Enable (OE#) and Chip Enable (CE#) controls,

BLOCK DIAGRAM                                           VCC          Data Outputs
                                                        VSS           DQ0DQ15
                                                 OE#    VPP
                                        CE#/PGM#      Output Enable      Output
                                                       Chip Enable      Buffers
                                      Address                and            Y
                                       Inputs           Prog Logic       Gating

                                                              Y        4,194,304
                                                         Decoder         Bit Cell
                                                         Decoder                                                             11408F-1
                                                                                     Publication# 11408 Rev: F Amendment/0
                                                                                     Issue Date: May 1998

Family Part Number                                                    Am27C4096

Speed Options                    VCC = 5.0 V 5%   -95       -105                      -255
Max Access Time (ns)             VCC = 5.0 V 10%            100     -120  -150  -200  250
CE# (E#) Access (ns)                                          100     120   150   200   250
OE# (G#) Access (ns)                                90         50     120   150   200    75
                                                                       50    65    75


CONNECTION DIAGRAMS                                                               PLCC
Top View


                         VPP 1   40 VCC                                   DQ13
     CE# (E#)/PGM# (P#) 2        39 A17                                       DQ14
                                 38 A16                                            DQ15
                       DQ15 3    37 A15                                                 CE# (E#)/PGM# (P#)
                       DQ14 4    36 A14                                                      VPP
                       DQ13 5    35 A13                                                            DU (Note 2)
                       DQ12 6    34 A12                                                                 VCC
                       DQ11 7    33 A11                                                                      A17
                       DQ10 8    32 A10                                                                           A16
                                 31 A9                                                                                 A15
                         DQ9 9   30 VSS                                                                                     A14
                         DQ8 10  29 A8
                         VSS 11  28 A7                                    6 5 4 3 2 1 44 43 42 41 40
                         DQ7 12  27 A6
                         DQ6 13  26 A5                        DQ12    7                       39                                 A13
                         DQ5 14  25 A4                        DQ11                                                               A12
                         DQ4 15  24 A3                        DQ10    8                       38                                 A11
                         DQ3 16  23 A2                                                                                           A10
                         DQ2 17  22 A1                         DQ9    9                       37                                 A9
                         DQ1 18  21 A0                         DQ8                                                               VSS
                         DQ0 19                                  VSS  10                      36                                 NC
                  OE# (G#) 20                                                                                                    A8
                                                                 NC   11                      35                                 A7
                                                               DQ7                                                               A6
                                                               DQ6    12                      34                                 A5
                                                               DQ4    13                      33

                                                                      14                      32

                                                                      15                      31

                                                                      16                      30

                                                                      17                      29

                                                                         18 19 20 21 22 23 24 25 26 27 28

                                                    11408F-2              DQ3                                                    11408F-3
                                                                                             OE# (G#)
                                                                                                  DU (Note 2)


1. JEDEC nomenclature is in parenthesis.

2. Don't use (DU) for PLCC.

PIN DESIGNATIONS                                              LOGIC SYMBOL

A0A17 = Address Inputs                                                    18
CE# (E#)/ = Chip Enable Input/                                                                                                16
PGM#/ (P#) Program Enable Input                                                                        DQ0DQ15
                                                                                    CE# (E#)/PGM# (P#)
DQ0DQ15 = Data Input/Outputs
                                                                                    OE# (G#)
OE# (G#) = Output Enable Input
VCC  = VCC Supply Voltage

VPP  = Program Voltage Input

VSS  = Ground

2                                                   Am27C4096
UV EPROM Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the following:

AM27C4096  -95    D            C  B

                                                  OPTIONAL PROCESSING
                                                  Blank = Standard Processing
                                                  B = Burn-In

                                                  TEMPERATURE RANGE
                                                  C = Commercial (0C to +70C)
                                                  I = Industrial (40C to +85C)
                                                  E = Extended (55C to +125C)

                                                  PACKAGE TYPE
                                                  D = 40-Pin Ceramic DIP (CDV040)

                                                  SPEED OPTION
                                                  See Product Selector Guide and
                                                  Valid Combinations


                  4 Megabit (256 K x 16-Bit) CMOS UV EPROM

           Valid Combinations                                          Valid Combinations

AM27C4096-95             DC, DCB            Valid Combinations list configurations planned to be sup-
VCC = 5.0 V 5%     DC, DCB, DI, DIB        ported in volume for this device. Consult the local AMD sales
                                             office to confirm availability of specific valid combinations and
AM27C4096-100                                to check on newly released combinations.

VCC = 5.0 V 5%


AM27C4096-150     DC, DCB, DE, DEB, DI, DIB


AM27C4096-255        DC, DCB, DI, DIB
VCC = 5.0 V 5%

                                       Am27C4096                                   3
OTP EPROM Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the following:

   AM27C4096      -105  P         C

                                                               OPTIONAL PROCESSING
                                                               Blank = Standard Processing

                                                               TEMPERATURE RANGE
                                                           C = Commercial (0C to +70C)
                                                           I = Industrial (40C to +85C)

                                                               PACKAGE TYPE
                                                               P = 40-Pin Plastic DIP (PD 040)
                                                               J = 44-Pin Plastic Leaded Chip Carrier (PL 044)

                                                               SPEED OPTION
                                                               See Product Selector Guide and
                                                               Valid Combinations

                           DEVICE NUMBER/DESCRIPTION
                           4 Megabit (256 K x 16-Bit) CMOS OTP EPROM

              Valid Combinations                                     Valid Combinations

   AM27C4096-105           PC, JC          Valid Combinations list configurations planned to be sup-
   VCC = 5.0 V 5%                        ported in volume for this device. Consult the local AMD sales
                                           office to confirm availability of specific valid combinations and
   AM27C4096-120                           to check on newly released combinations.

   AM27C4096-150           PC, PI, JC, JI

   VCC = 5.0 V 5%

4                                          Am27C4096
FUNCTIONAL DESCRIPTION                                        CE#/PGM# input inhibits the other devices from being
Device Erasure
                                                              Program Verify
In order to clear all locations of their programmed con-
tents, the device must be exposed to an ultraviolet light     A verification should be performed on the programmed
source. A dosage of 15 W seconds/cm2 is required to           bits to determine that they were correctly programmed.
completely erase the device. This dosage can be ob-           The verify should be performed with OE# at VIL, CE#/
tained by exposure to an ultraviolet lamp--wavelength         PGM# at VIH, and VPP between 12.5 V and 13.0 V.
of 2537 --with intensity of 12,000 W/cm2 for 15 to 20
minutes. The device should be directly under and about        Autoselect Mode
one inch from the source, and all filters should be re-
moved from the UV light source prior to erasure.              The autoselect mode provides manufacturer and de-
                                                              vice identification through identifier codes on DQ0
Note that all UV erasable devices will erase with light       DQ7. This mode is primarily intended for programming
sources having wavelengths shorter than 4000 , such          equipment to automatically match a device to be pro-
as fluorescent light and sunlight. Although the erasure       grammed with its corresponding programming algo-
process happens over a much longer time period, ex-           rithm. This mode is functional in the 25C 5C
posure to any light source should be prevented for            ambient temperature range that is required when pro-
maximum system reliability. Simply cover the package          gramming the device.
window with an opaque label or substance.
                                                              To activate this mode, the programming equipment
Device Programming                                            must force VH on address line A9. Two identifier bytes
                                                              may then be sequenced from the device outputs by tog-
Upon delivery, or after each erasure, the device has          gling address line A0 from VIL to VIH (that is, changing
all of its bits in the "ONE", or HIGH state. "ZEROs" are      the address from 00h to 01h). All other address lines
loaded into the device through the programming pro-           must be held at VIL during the autoselect mode.
                                                              Byte 0 (A0 = VIL) represents the manufacturer code,
The device enters the programming mode when 12.75             and Byte 1 (A0 = VIH), the device identifier code. Both
V 0.25 V is applied to the VPP pin, and CE#/PGM# is         codes have odd parity, with DQ7 as the parity bit.
at VIL and OE# is at VIH.
                                                              Read Mode
For programming, the data to be programmed is ap-
plied 16 bits in parallel to the data pins.                   To obtain data at the device outputs, Chip Enable (CE#/
                                                              PGM#) and Output Enable (OE#) must be driven low.
The flowchart in the Programming section (Section 5,          CE#/PGM# controls the power to the device and is typ-
Figure 5-1) shows AMD's Flashrite algorithm. The              ically used to select the device. OE# enables the device
Flashrite algorithm reduces programming time by using         to output data, independent of device selection. Ad-
a 100 s programming pulse and by giving each address         dresses must be stable for at least tACCtOE. Refer to
only as many pulses to reliably program the data. After       the Switching Waveforms section for the timing dia-
each pulse is applied to a given address, the data in that    gram.
address is verified. If the data does not verify, additional
pulses are given until it verifies or the maximum pulses      Standby Mode
allowed is reached. This process is repeated while se-
quencing through each address of the device. This part        The device enters the CMOS standby mode when
of the algorithm is done at VCC = 6.25 V to assure that       CE#/PGM# is at VCC 0.3 V. Maximum VCC current is
each EPROM bit is programmed to a sufficiently high           reduced to 100 A. The device enters the TTL-standby
threshold voltage. After the final address is completed,      mode when CE#/PGM# is at VIH. Maximum VCC cur-
the entire EPROM memory is verified at VCC = VPP =            rent is reduced to 1.0 mA. When in either standby
5.25 V.                                                       mode, the device places its outputs in a high-imped-
                                                              ance state, independent of the OE# input.
Please refer to Section 5 for additional programming in-
formation and specifications.                                 Output OR-Tieing

Program Inhibit                                               To accommodate multiple memory connections, a
                                                              two-line control function provides:
Programming different data to multiple devices in par-
allel is easily accomplished. Except for CE#/PGM#, all        s low memory power dissipation, and
like inputs of the devices may be common. A TTL
low-level program pulse applied to one device's CE#/          s assurance that output bus contention will not occur.
PGM# input with VPP = 12.75 V 0.25 V and OE#
HIGH will program that particular device. A high-level        CE#/PGM# should be decoded and used as the pri-
                                                              mary device-selecting function, while OE# be made a

Am27C4096                                                     5
common connection to all devices in the array and con-   these transient current peaks is dependent on the out-
nected to the READ line from the system control bus.     put capacitance loading of the device. At a minimum, a
This assures that all deselected memory devices are in   0.1 F ceramic capacitor (high frequency, low inherent
their low-power standby mode and that the output pins    inductance) should be used on each device between
are only active when data is desired from a particular   VCC and VSS to minimize transient effects. In addition,
memory device.                                           to overcome the voltage drop caused by the inductive
                                                         effects of the printed circuit board traces on EPROM ar-
System Applications                                      rays, a 4.7 F bulk electrolytic capacitor should be used
                                                         between VCC and VSS for each eight devices. The loca-
During the switch between active and standby condi-      tion of the capacitor should be close to where the
tions, transient current peaks are produced on the ris-  power supply is connected to the array.
ing and falling edges of Chip Enable. The magnitude of


Mode                          CE#/PGM#                   OE#               A0   A9  VPP  Outputs

Read                          VIL                        VIL               X    X   X    DOUT

Output Disable                VIL                        VIH               X    X   X    High Z

Standby (TTL)                 VIH                        X                 X    X   X    High Z

Standby (CMOS)                VCC 0.3 V                X                 X    X   X    High Z

Program                       VIL                        VIH               X    X   VPP  DIN

Program Verify                VIH                        VIL               X    X   VPP  DOUT

Program Inhibit               VIH                        X                 X    X   VPP  High Z

Autoselect Manufacturer Code  VIL                        VIL               VIL  VH  X    01h

(Note 3)  Device Code         VIL                        VIL               VIH  VH  X    19h

1. VH = 12.0 V 0.5 V.
2. X = Either VIH or VIL.
3. A1A8 and A1017 = VIL.
4. See DC Programming Characteristics for VPP voltage during programming.

6                             Am27C4096
ABSOLUTE MAXIMUM RATINGS                                               OPERATING RANGES

Storage Temperature                                                    Commercial (C) Devices
OTP Products. . . . . . . . . . . . . . . . . . 65C to +125C
All Other Products . . . . . . . . . . . . . . 65C to +150C         Ambient Temperature (TA) . . . . . . . . . . .0C to +70C
                                                                       Industrial (I) Devices
Ambient Temperature
with Power Applied. . . . . . . . . . . . . . 55C to +125C          Ambient Temperature (TA) . . . . . . . . .40C to +85C
                                                                       Extended (E) Devices
Voltage with Respect to VSS
All pins except A9, VPP, VCC . . 0.6 V to VCC + 0.6 V                 Ambient Temperature (TA) . . . . . . . .55C to +125C
                                                                       Supply Read Voltages
A9 and VPP (Note 2) . . . . . . . . . . . . . 0.6 V to 13.5 V
                                                                       VCC for 5% devices . . . . . . . . . . +4.75 V to +5.25 V
VCC (Note 1). . . . . . . . . . . . . . . . . . . . . 0.6 V to 7.0 V  VCC for 10% devices . . . . . . . . . +4.50 V to +5.50 V
                                                                       Operating ranges define those limits between which the func-
Notes:                                                                 tionality of the device is guaranteed.

1. Minimum DC voltage on input or I/O pins 0.5 V. During
    voltage transitions, the input may overshoot VSS to 2.0 V
    for periods of up to 20 ns. Maximum DC voltage on input
    and I/O pins is VCC + 5 V. During voltage transitions, input
    and I/O pins may overshoot to VCC + 2.0 V for periods up
    to 20 ns.

2. Minimum DC input voltage on A9 is 0.5 V. During voltage
    transitions, A9 and VPP may overshoot VSS to 2.0 V for
    periods of up to 20 ns. A9 and VPP must not exceed+13.5
    V at any time.

Stresses above those listed under "Absolute Maximum Rat-
ings" may cause permanent damage to the device. This is a
stress rating only; functional operation of the device at these
or any other conditions above those indicated in the opera-
tional sections of this specification is not implied. Exposure of
the device to absolute maximum ratings for extended periods
may affect device reliability.

Am27C4096                                                              7
DC CHARACTERISTICS over operating range (unless otherwise specified)

   Parameter  Parameter Description                                                  Test Conditions                     Min   Max      Unit

   VOH        Output HIGH Voltage          IOH = 400 A                                                                 2.4            V
                                           IOL = 2.1 mA
   VOL        Output LOW Voltage                                                                                               0.45     V
                                           VIN = 0 V to VCC
   VIH        Input HIGH Voltage           VOUT = 0 V to VCC                                                             2.0 VCC + 0.5  V
                                           CE# = VIL, f = 5 MHz,
   VIL        Input LOW Voltage            IOUT = 0 mA                                                                   0.5  +0.8     V

   ILI        Input Load Current                                                                                               1.0      A

   ILO        Output Leakage Current                                                                                           5.0      A

   ICC1       VCC Active Current (Note 2)                                                                   C/I Devices        50
                                                                                                            E Devices                         mA


   ICC2       VCC TTL Standby Current      CE# = VIH                                                                           1.0      mA
   ICC3       VCC CMOS Standby Current     CE# = VCC 0.3 V
   IPP1       VPP Supply Current (Read)    CE# = OE# = VIL, VPP = VCC                                                          100      A

                                                                                                                               100      A

Caution: The device must not be removed from (or inserted into) a socket when VCC or VPP is applied.
1. VCC must be applied simultaneously or before VPP, and removed simultaneously or after VPP..
2. ICC1 is tested with OE# = VIH to simulate open outputs.
3. Minimum DC Input Voltage is 0.5 V. During transitions, the inputs may overshoot to 2.0 V for periods less than 20 ns.

    Maximum DC Voltage on output pins is VCC + 0.5 V, which may overshoot to VCC + 2.0 V for periods less than 20 ns.

           35                                                                                                       35

           30                                                                                                       30

           25                                                                                                       25

           20                                                                                                       20

           15                                                                                                       15
               1 2 3 4 5 6 7 8 9 10                                                                                    75 50 55 0 25 50 75 100 125 150
                                 Frequency in MHz                                                                                      Temperature in C
                                                                           11408F-5                                                                                                     11408F-6

Figure 1. Typical Supply Current vs. Frequency                                                            Figure 2. Typical Supply Current vs. Temperature
                    VCC = 5.5 V, T = 25C                                                                                      VCC = 5.5 V, f = 5 MHz
   Supply Current
      in mA

                                                                                            Supply Current
                                                                                               in mA

8                                          Am27C4096
TEST CONDITIONS                                                               Table 1. Test Specifications

                                                            5.0 V

                                                                              Test Condition                     All         Unit

Device                                       2.7 k                           Output Load                         1 TTL gate
Test                                                                        Output Load Capacitance, CL         100         pF
                                                                             (including jig capacitance)
                         6.2 k                                               Input Rise and Fall Times            20         ns

                                                                             Input Pulse Levels                  0.452.4    V

                                                                             Input timing measurement reference  0.8, 2.0    V

Note:                                                                        Output timing measurement           0.8, 2.0    V
Diodes are IN3064 or equivalents.                                            reference levels

                    Figure 3. Test Setup                           11408F-7


2.4 V             2.0 V               2.0 V
0.45 V
                         Test Points

                  0.8 V               0.8 V

        Input                                Output

Note: For CL = 100 pF.



        WAVEFORM                             INPUTS                                                     OUTPUTS


                                                                             Changing from H to L

                                                                             Changing from L to H

                         Don't Care, Any Change Permitted                                 Changing, State Unknown

                                      Does Not Apply                          Center Line is High Impedance State (High Z)


                                                                   Am27C4096                                                       9

Parameter Symbols                                                                                           Am27C4096
                                                                                            -95 -105 -120 -150 -200 -255 Unit
JEDEC Standard                     Description                             Test Setup       90 100 120 150 200 250 ns
                                                                                            90 100 120 150 200 250 ns
tAVQV       tACC    Address to Output Delay                                CE#,       Max   50 50 50 65 75 75 ns
                                                                           OE# = VIL        30 30 40 40 40 60 ns
tELQV        tCE
tGLQV        tOE    Chip Enable to Output Delay                            OE# = VIL Max     0 0 0 0 0 0 ns

tEHQZ        tDF    Output Enable to Output Delay                          CE# = VIL Max
tGHQZ     (Note 2)
                    Chip Enable High or Output Enable

                    High to Output High Z, Whichever                                  Max

                    Occurs First

                    Output Hold Time from Addresses,

tAXQX          tOH CE# or OE#, Whichever Occurs                                       Min


Caution: Do not remove the device from (or insert it into) a socket or board that has VPP or VCC applied.
1. VCC must be applied simultaneously or before VPP, and removed simultaneously or after VPP.
2. This parameter is sampled and not 100% tested.

3. Switching characteristics are over operating range, unless otherwise specified.

4. See Figure 3 and Table 1 for test specifications.


              2.4                  2.0                                     Addresses Valid                    2.0
    Addresses                      0.8                                                                        0.8



          OE#              High Z                             tOE                                        tOH       tDF (Note 2)
       Output                                       tACC                                    Valid Output                          High Z
                                                (Note 1)


1. OE# may be delayed up to tACC tOE after the falling edge of the addresses without impact on tACC.

2. tDF is specified from OE# or CE#, whichever occurs first.


    Parameter       Parameter                                                         CDV040    PD 040             PL 044
     Symbol         Description
                                        Test Conditions                    Typ Max Typ Max Typ Max Unit

    CIN            Input Capacitance VIN = 0                                          10    13  6             8    10  13  pF

    COUT           Output Capacitance VOUT = 0                                        10    13  8             10   12  14  pF

1. This parameter is only sampled and not 100% tested.

2. TA = +25C, f = 1 MHz.

10                                                 Am27C4096
CDV040--40-Pin Ceramic Dual In-Line Package, UV Lens (measured in inches)

         DATUM D                                  UV Lens
CENTER PLANE                                                                .565


INDEX AND           1


      I.D. AREA

                                           TOP VIEW

                                                                                           DATUM D  .700
                                                                                  CENTER PLANE      MAX


     BASE PLANE                                              .015          .160                     94
SEATING PLANE                                                .060          .220                     105

              .005 MIN                            .100 BSC         .125
                           .045                                    .200
                                     .014                                         .300 BSC

                                                                                                    BSC           .008


                                           SIDE VIEW                                                END VIEW

                                                                                                            3-30-95 ae

* For reference only. BSC is an ANSI standard for Basic Space Centering.

PD 040--40-Pin Plastic Dual In-Line Package (measured in inches)

                    2.040                                                                         .600
                    2.080                                                                         .625

40                                          21                                                                            .008
                                                  .530                                                                    .015
       Pin 1 I.D.                                 .580
              .045                         20                                                     .700
              .065                                                                0
.140                       .005 MIN                                               10

                                                        SEATING PLANE                               16-038-SC_AF
                                                                                                    PD 040
                    .090                          .015                                              DG76
                                                                                                    2-28-95 ae
.120                .110                   .014   .060

.160                                       .022

                                                        Am27C4096                                                               11

PL 044--44-Pin Plastic Leaded Chip Carrier (measured in inches)


                .685                              .042       .083
                .695 .650

                Pin 1 I.D.

.685                                                                    .500 .590
.695                                                                    REF .630

    .650                                                                                .013
    .656                                                                                .021


          .026  .050 REF                          .015            .090
          .032                                                    .120
                                                             .180       SEATING PLANE                                             16-038-SQ
                                                                                                                                  PL 044
                              TOP VIEW                       SIDE VIEW                                                            EC80
                                                                                                                                  11.3.97 lv
Revision F

Changed formatting to match current data sheets.

Copyright 1998 Advanced Micro Devices, Inc. All rights reserved.
AMD, the AMD logo, and combinations thereof are trademarks of Advanced Micro Devices, Inc.
Flashrite is a trademark of Advanced Micro Devices, Inc.
Product names used in this publication are for identification purposes only and may be trademarks of their respective companies.

12                                                Am27C4096
This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved