256K X 16 UVPROM, 45 ns, CDIP40


27C4002功能数量 1
27C4002端子数量 40
27C4002最大工作温度 70 Cel
27C4002最小工作温度 0.0 Cel
27C4002最大供电/工作电压 5.25 V
27C4002最小供电/工作电压 4.75 V
27C4002额定供电电压 5 V
27C4002最大存取时间 45 ns
27C4002加工封装描述 WINDOWED, FRIT SEALED, 陶瓷, DIP-40
27C4002无铅 Yes
27C4002欧盟RoHS规范 Yes
27C4002工艺 CMOS
27C4002包装形状 矩形的
27C4002包装尺寸 IN-线, WINDOW
27C4002端子形式 THROUGH-孔
27C4002端子间距 2.54 mm
27C4002端子涂层 MATTE 锡
27C4002包装材料 陶瓷, 玻璃-SEALED
27C4002温度等级 COMMERCIAL
27C4002内存宽度 16
27C4002组织 256K × 16
27C4002存储密度 4.19E6 deg
27C4002位数 262144 words
27C4002位数 256K
27C4002内存IC类型 UVPROM
27C4002串行并行 并行




                4 Mbit (256Kb x16) UV EPROM and OTP EPROM

5V 10% SUPPLY VOLTAGE in READ                      40                       40
FAST ACCESS TIME: 45ns                                          1                        1
Active Current 70mA at 10MHz                              FDIP40W (F)                PDIP40 (B)
Standby Current 100A
PROGRAMMING TIME: 100s/byte (typical)
Manufacturer Code: 0020h
Device Code: 0044h

                                                                         JLCC44W (J)

DESCRIPTION                                          PLCC44 (C)               TSOP40 (N)
                                                                              10 x 20 mm
The M27C4002 is a 4 Mbit EPROM offered in the
two ranges UV (ultra violet erase) and OTP (one      Figure 1. Logic Diagram
time programmable). It is ideally suited for micro-
processor systems requiring large programs and is                        VCC VPP
organised as 262,144 words of 16 bits.
                                                                  18                  16
The FDIP40W (window ceramic frit-seal package)       A0-A17                                  Q0-Q15
and the JLCC44W (J-lead chip carrier packages)
have transparent lids which allow the user to ex-
pose the chip to ultraviolet light to erase the bit
pattern. A new pattern can then be written to the
device by following the programming procedure.

For applications where the content is programmed
only one time and erasure is not required, the
M27C4002 is offered in PDIP40, PLCC44 and
TSOP40 (10 x 20 mm) packages.

Table 1. Signal Names

A0-A17          Address Inputs                       E                   M27C4002

Q0-Q15          Data Outputs                         G

E               Chip Enable

G               Output Enable

VPP             Program Supply

VCC             Supply Voltage                                           VSS


VSS             Ground

September 1998                                                                                       1/16

Figure 2A. DIP Pin Connections                   Figure 2B. LCC Pin Connections

              VPP    1             40  VCC
                  E                    A17
                     2             39  A16
              Q15                      A15
              Q14    3             38  A14       Q13     Q14  Q15      VPP  NC  VCC  A17  A16  A15  A14
              Q13                      A13
              Q12    4             37  A12                         E
              Q11                      A11
              Q10    5             36  A10                               1 44
                                       A9                          M27C4002
                Q9   6             35  VSS       Q12                                                        A13
                Q8                     A8        Q11                    23                                  A12
              VSS    7             34  A7        Q10                                                        A11
                Q7                     A6                                                                   A10
                Q6   8             33  A5          Q9                                                       A9
                Q5                     A4          Q8                                                 34 VSS
                Q4   9             32  A3        VSS 12                                                     NC
                Q3                     A2         NC                                                        A8
                Q2   10  M27C4002  31  A1          Q7                                                       A7
                Q1                     A0          Q6                                                       A6
                Q0   11            30              Q5                                                       A5
                 G   12            29                                                                         AI00729

                     13            28

                     14            27

                     15            26

                     16            25

                     17            24            Q3      Q2   Q1   Q0  G    NC  A0   A1   A2   A3   A4

                     18            23

                     19            22

                     20            21


Figure 2C. TSOP Pin Connections                  Warning: NC = Not Connected.

          A9  1                        40   VSS  DEVICE OPERATION
        A10                                 A8
        A11   10 M27C4002 31                A7   The operating modes of the M27C4002 are listed
        A12   11 (Normal) 30                A6   in the Operating Modes table. A single power sup-
        A13                                 A5   ply is required in the read mode. All inputs are TTL
        A14   20                       21   A4   levels except for Vpp and 12V on A9 for Electronic
        A15                                 A3   Signature.
        A16                                 A2
        A17                                 A1   Read Mode
       VCC                                  A0
       VPP                                  G    The M27C4002 has two control functions, both of
                                            DQ0  which must be logically active in order to obtain
           E                                DQ1  data at the outputs. Chip Enable (E) is the power
      DQ15                                  DQ2  control and should be used for device selection.
      DQ14                                  DQ3  Output Enable (G) is the output control and should
      DQ13                                  DQ4  be used to gate data to the output pins, inde-
      DQ12                                  DQ5  pendent of device selection. Assuming that the
      DQ11                                  DQ6  addresses are stable, the address access time
      DQ10                                  DQ7  (tAVQV) is equalto the delay from E to output (tELQV).
                                            VSS  Data is availableat the output after a delay of tGLQV
       DQ9                                       from the falling edge of G, assuming that E has
       DQ8                                       been low and the addresses have been stable for
                                                 at least tAVQV-tGLQV.
                                                 Standby Mode

                                                 The M27C4002 has a standby mode which re-
                                                 duces the supply current from 50mA to 100A. The
                                                 M27C4002 is placed in the standby mode by ap-
                                                 plying a CMOS high signal to the E input. When in
                                                 the standby mode, the outputs are in a high imped-
                                                 ance state, independent of the G input.


Table 2. Absolute Maximum Ratings (1)

Symbol                                       Parameter                        Value          Unit

TA           Ambient Operating Temperature (3)                            40 to 125         C

TBIAS        Temperature Under Bias                                       50 to 125         C

TSTG         Storage Temperature                                          65 to 150         C
VIO (2)      Input or Output Voltages (except A9)
                                                                          2 to 7            V

VCC         Supply Voltage                                               2 to 7            V
VA9 (2)      A9 Voltage
                                                                          2 to 13.5         V

VPP          Program Supply Voltage                                       2 to 14           V

Notes: 1. Except for the rating "Operating Temperature Range", stresses above those listed in the Table "Absolute Maximum Ratings"
             may cause permanent damage to the device. These are stress ratings only and operation of the device at these or any other
             conditions above those indicated in the Operating sections of this specification is not i mplied. Exposure to Absolute Maximum

             Rating conditions for extended periods may affect device reliability. Refer also to the STMicroelectronics SURE Program and other
             relevant quality documents.
          2. Minimum DC voltage on Input or Output is 0.5V with possible undershoot to 2.0V for a period less than 20ns. Maximum DC
             voltage on Output is VCC +0.5V with possible overshoot to VCC +2V for a period less than 20ns.
          3. Depends on range.

Table 3. Operating Modes

         Mode                           E               G           A9        VPP            Q0 - Q15

Read                                    VIL             VIL         X         VCC or VSS     Data Out

Output Disable                          VIL             VIH         X         VCC or VSS     Hi-Z

Program                                 VIL Pulse       VIH         X         VPP            Data In

Verify                                  VIH             VIL         X         VPP            Data Out

Program Inhibit                         VIH             VIH         X         VPP            Hi-Z

Standby                                 VIH             X           X         VCC or VSS     Hi-Z

Electronic Signature                    VIL             VIL         VID       VCC            Codes

Note: X = VIH or VIL, VID = 12V 0.5V

Table 4. Electronic Signature

        Identifier    A0                   Q7      Q6      Q5   Q4  Q3    Q2       Q1     Q0 Hex Data

Manufacturer's Code   VIL                    0     0         1  0      0  0          0    0  20h

Device Code           VIH                    0     1         0  0      0  1          0    0  44h

Note: Outputs Q8-Q15 are set to '0'.

Two Line Output Control                                         For the most efficientuse of thesetwo controllines,
                                                                E should be decoded and used as the primary
BecauseEPROMs are usually used in larger mem-                   device selecting function, while G should be made
ory arrays, the product features a 2 line control               a common connection to all devices in the array
function which accommodates the use of multiple                 and connected to the READ line from the system
memory connection. The two line control function                control bus. This ensures that all deselected mem-
allows:                                                         ory devices are in their low power standby mode
                                                                and that the output pins are only active when data
a. the lowest possible memory power dissipation,                is required from a particular memory device.

b. complete assurance that output bus contention
   will not occur.

M27C4002                                          High Speed                        Standard
                                                      10ns                             20ns
Table 5. AC Measurement Conditions                   0 to 3V
                                                       1.5V                        0.4V to 2.4V
  Input Rise and Fall Times                                                        0.8V and 2V
  Input Pulse Voltages
  Input and Output Timing Ref. Voltages

Figure 3. AC Testing Input Output Waveform            Figure 4. AC Testing Load Circuit

High Speed                                                                                  1.3V
     3V                                                                                              1N914

     0V                                  1.5V                 DEVICE               3.3k                     OUT
                                                              UNDER                  CL
Standard                                 2.0V                  TEST
  2.4V                                   0.8V

  0.4V                                   AI01822

                                                      CL = 30pF for High Speed                              AI01823B
                                                      CL = 100pF for Standard
                                                      CL includes JIG capacitance

Table 6. Capacitance (1) (TA = 25 C, f = 1 MHz )

      Symbol  Parameter                               Test Condition  Min          Max                      Unit

      CIN     Input Capacitance                       VIN = 0V                           6                       pF

      COUT    Output Capacitance                      VOUT = 0V                    12                            pF

Note: 1. Sampled only, not 100% tested.

System Considerations                                 control and by properly selected decoupling ca-
                                                      pacitors. It is recommended that a 0.1F ceramic
The power switching characteristics of Advanced       capacitor be used on every device between VCC
CMOS EPROMs require careful decoupling of the         and VSS. This should be a high frequency capacitor
devices. The supply current, ICC, has three seg-
ments that are of interest to the system designer:    of low inherent inductance and should be placed
the standby current level, the active current level,  as close to the device as possible. In addition, a
and transient current peaks that are produced by      4.7F bulk electrolytic capacitor should be used
the falling and rising edges of E. The magnitude of   between VCC and VSS for every eight devices. The
the transient current peaks is dependent on the       bulk capacitor should be located near the power
output capacitive and inductive loading of the de-
vice.                                                 supply connection point.The purpose of the bulk
                                                      capacitor is to overcome the voltage drop caused
The associated transient voltage peaks can be         by the inductive effects of PCB traces.
suppressed by complying with the two line output


Table 7. Read Mode DC Characteristics (1)
(TA = 0 to 70 C or 40 to 85 C; VCC = 5V 5% or 5V 10%; VPP = VCC)

Symbol           Parameter                        Test Condition              Min                               Max    Unit
                                                                                                                10     A
ILI        Input Leakage Current                  0V  VIN  VCC                                                  10     A
                                                                                                                 70    mA
IL O       Output Leakage Current                 0V  VOUT  VCC
                                                                                                                 50    mA
ICC        Supply Current                             E = VIL, G = VIL,
                                                  IOUT = 0mA, f = 10MHz                                           1    mA
                                                                                                                100     A
                                                      E = VIL, G = VIL,                                          10     A
                                                  IOUT = 0mA, f = 5MHz                                           0.8    V
                                                                                                              VCC + 1   V
ICC1       Supply Current (Standby) TTL                E = VIH                                                   0.4    V
                                                  E > VCC 0.2V                                                        V
ICC2       Supply Current (Standby) CMOS                                                                                V

IPP        Program Current                           VPP = VCC

  VIL      Input Low Voltage                                                  0.3
VIH (2)    Input High Voltage                                                   2

VOL        Output Low Voltage                        IOL = 2.1mA

             Output High Voltage TTL              IOH = 400A                     2.4
VOH                                               IOH = 100A                VCC 0.7V

             Output High Voltage CMOS

Notes: 1. VCC must be applied simultaneously with or before VPP and removed simultaneously or after VPP.
          2. Maximum DC voltage on Output is VCC +0.5V.

Table 8A. Read Mode AC Characteristics (1)
(TA = 0 to 70 C or 40 to 85 C; VCC = 5V 5% or 5V 10%; VPP = VCC)

                                           Test                          M27C4002
Symbol Alt       Parameter                           -45 (3)         -60 (3)       -80                           -90   Unit

                                                  Min Max Min Max Min Max Min Max

tAVQV      tACC  Address Valid to      E = VIL,      45                  60                               80           90 ns
tELQV            Output Valid          G = VIL

           tCE   Chip Enable Low       G = VIL       45                  60                               80           90 ns
                 to Output Valid

tGLQV      tOE   Output Enable         E = VIL       25                  30                               40           40 ns
                 Low to Output Valid

tEHQZ (2)  tDF   Chip Enable High      G = VIL    0 30 0 30 0 30 0 30 ns
                 to Output Hi-Z

tGHQZ (2)  tDF   Output Enable         E = VIL    0 30 0 30 0 30 0 30 ns
                 High to Output Hi-Z

tAXQX      tOH   Address Transition    E = VIL,   0               0           0                               0        ns
                 to Output Transition  G = VIL

Notes: 1. VCC must be applied simultaneously with or before VPP and removed simultaneously or after VPP.
          2. Sampled only, not 100% tested.
          3. In case of 70ns speed see High Speed AC Measurement conditions.


Table 8B. Read Mode AC Characteristics (1)
(TA = 0 to 70 C or 40 to 85 C; VCC = 5V 5% or 5V 10%; VPP = VCC)

                                          Test                           M27C4002                            Unit
                                      Condition                                                 -20
Symbol Alt         Parameter                           -10          -12            -15

                                                    Min Max Min Max Min Max Min Max

tAVQV      tACC    Address Valid to   E = VIL,              100          120            150     200 ns
tELQV              Output Valid       G = VIL

           tCE     Chip Enable Low    G = VIL               100          120            150     200 ns
                   to Output Valid

tGLQV              Output Enable      E = VIL               50           60             60      70 ns

           tOE Low to Output

tEHQZ (2)  tDF     Chip Enable High   G = VIL       0 30 0 40 0 50 0 80 ns
                   to Output Hi-Z

                       Output Enable  E = VIL       0 30 0 40 0 50 0 80 ns
tGHQZ (2) tDF High to Output


tAXQX              Address            E = VIL,      0            0            0              0         ns
                                      G = VIL
           tOH Transition to
                   Output Transition

Figure 5. Read Mode AC Waveforms

           A0-A17                            VALID                            VALID
           E                          tAVQV
           G                                                        tAXQX
           Q0-Q15                            tGLQV
                                      tELQV                                   tEHQZ




Programming                                                 change a '0' to a '1' is by die exposure to ultraviolet
                                                            light (UV EPROM). The M27C4002 is in the pro-
When delivered (and after each erasure for UV
EPROM), all bits of the M27C4002 are in the '1'             gramming mode when VPP input is at 12.75V, G is
state. Data is introduced by selectively program-           at VIH and E is pulsed to VIL. The data to be
ming '0's into the desired bit locations. Although          programmed is applied to 16 bits in parallel to the
only '0's will be programmed,both '1's and '0's can
be present in the data word. The only way to                data output pins. The levels required for the ad-
                                                            dress and data inputs are TTL. VCC is specified to
                                                            be 6.25V 0.25V.


Table 9. Programming Mode DC Characteristics (1)
(TA = 25 C; VCC = 6.25V 0.25V; VPP = 12.75V 0.25V)

Symbol        Parameter                       Test Condition             Min                                     Max     Unit
                                                                                                                 10      A
ILI     Input Leakage Current                 0  VIN  VCC                                                         50     mA
                                                                                                                  50     mA
ICC     Supply Current                                                                                            0.8     V
                                                                                                              VCC + 0.5   V
IPP     Program Current                          E = VIL                                                          0.4     V
VIL     Input Low Voltage                                                0.3                                    12.5     V
VIH     Input High Voltage

VOL     Output Low Voltage                    IOL = 2.1mA

VOH     Output High Voltage TTL               IOH = 400A               2.4

VID     A9 Voltage                                                       11.5

Note: 1. VCC must be applied simultaneously with or before VPP and removed simultaneously or after VPP.

Table 10. Programming Mode AC Characteristics (1)
(TA = 25 C; VCC = 6.25V 0.25V; VPP = 12.75V 0.25V)

Symbol  Alt                 Parameter                    Test Condition        Min                            Max        Unit
tAVEL   tAS   Address Valid to Chip Enable Low                                                            2   105         s
                                                                                                              100         s
tQVEL   tDS   Input Valid to Chip Enable Low                                                              2   130         s
tVPHEL  tVPS  VPP High to Chip Enable Low                                                                 2
tVCHEL  tVCS  VCC High to Chip Enable Low                                                                 2               s

tELEH   tPW   Chip Enable Program Pulse                                                                   95              ns
tEHQX   tDH   Chip Enable High to Input                                                                   2
              Transition                                                                                                  ns

tQXGL   tOES  Input Transition to Output Enable                                                           2

tGLQV   tOE   Output Enable Low to Output

tGHQZ   tDFP  Output Enable High to Output                                                                0

tGHAX   tAH   Output Enable High to Address                                                               0

Notes: 1. VCC must be applied simultaneously with or before VPP and removed simultaneously or after VPP.
          2. Sampled only, not 100% tested.


Figure 6. Programming and Verify Modes AC Waveforms

      A0-A17                                          VALID
      VPP         tAVEL                                             DATA OUT
      VCC               DATA IN
      E                                               tEHQX
      G           tQVEL
                                                                    tGLQV     tGHQZ
                 tVPHEL                                                       tGHAX

                 tVCHEL                                      tQXGL

                                            PROGRAM                 VERIFY


Figure 7. Programming Flowchart                              PRESTO II Programming Algorithm

                 VCC = 6.25V, VPP = 12.75V                   PRESTO II Programming Algorithm allows the
                                n=0                          whole array to be programmed with a guaranteed
                                                             margin, in a typical time of 26.5 seconds. Program-
                 E = 100s Pulse                             ming with PRESTO II consists of applying a se-
                                                             quence of 100s program pulses to each byte until
        NO       NO                   ++ Addr                a correct verify occurs (see Figure 7). During pro-
                       VERIFY                                gramming and verify operation, a MARGIN MODE
           ++n                 YES                           circuit is automaticallyactivated in order to guaran-
           = 25                                              tee that each cell is programmed with enough
                                                             margin. No overprogrampulse is applied since the
      YES                                                    verify in MARGIN MODE provides necessary mar-
                                                             gin to each programmed cell.
      FAIL                  Last NO
                            Addr                             Program Inhibit

                                 YES                         Programming of multiple M27C4002s in parallel
                                                             with different data is also easily accomplished.
                 CHECK ALL WORDS                             Except for E, all like inputs including G of the
                     1st: VCC = 6V                           parallel M27C4002 may be common. A TTL low
                    2nd: VCC = 4.2V                          level pulse applied to a M27C4002's E input, with
                                                             VPP at 12.75V,will program that M27C4002. Ahigh
                                            AI00726C         level E input inhibits the other M27C4002s from
                                                             being programmed.

                                                             Program Verify

                                                             A verify (read) should be performed on the pro-
                                                             grammed bits to determine that they were correctly
                                                             programmed. The verify is accomplished with G at
                                                             VIL, E at VIH, VPP at 12.75V and VCC at 6.25V.


On-Board Programming                                ERASURE OPERATION (applies to UV EPROM)

The M27C4002 can be directly programmed in the      The erasure characteristics of the M27C4002 are
application circuit. See the relevant Application   such that erasure begins when the cells are ex-
Note AN620.                                         posed to light with wavelengths shorter than ap-
                                                    proximately 4000 . It should be noted that
Electronic Signature                                sunlight and some type of fluorescent lamps have
                                                    wavelengths in the 3000-4000 range. Research
The Electronic Signature (ES) mode allows the       shows that constant exposure to room level fluo-
reading out of a binary code from an EPROM that     rescent lighting could erase a typical M27C4002 in
will identify its manufacturer and type. This mode  about 3 years, while it would take approximately 1
is intended for use by programming equipment to     week to cause erasure when exposed to direct
automatically match the device to be programmed     sunlight. If the M27C4002 is to be exposed to
with its correspondingprogramming algorithm. The    these types of lighting conditions for extended pe-
ES mode is functional in the 25C 5C ambient     riods of time, it is suggested that opaque labels be
temperature range that is required when program-    put over the M27C4002 window to prevent uninten-
ming the M27C4002. To activate the ES mode, the     tional erasure. The recommended erasure proce-
programming equipmentmust force 11.5Vto 12.5V       dure for the M27C4002 is exposure to short wave
on address line A9 of the M27C4002 with             ultraviolet light which has wavelength 2537 . The
VPP=VCC=5V. Two identifier bytes may then be        integrated dose (i.e. UV intensity x exposure time)
sequenced from the device outputs by toggling       for erasure should be a minimum of 15 W-sec/cm2.
address line A0 from VIL to VIH. All other address  The erasure time with this dosage is approximately
lines must be held at VIL during Electronic Signa-  15 to 20 minutes using an ultraviolet lamp with
ture mode. Byte 0 (A0=VIL) represents the manu-     12000 W/cm2 power rating. The M27C4002
facturer code and byte 1 (A0=VIH) the device        should be placed within 2.5cm (1 inch) of the lamp
identifier code. For the STMicroelectronics         tubes during the erasure. Some lamps have a filter
M27C4002, these two identifier bytes are given in   on their tubes which should be removed before
Table 4 and can be read-out on outputs Q0 to Q7.    erasure.


                     Example: M27C4002 -70 X C 1 X

         Speed   VCC Tolerance       Package        Temperature Range         Option
                                F FDIP40W             1 0 to 70 C
-45 (1)  45 ns   X   5%        B PDIP40              6 40 to 85 C    X Additional
                                J JLCC44W                                      Burn-in
-60 (1)  60 ns   blank 10%    C PLCC44
                                N TSOP40                               TR Tape & Reel
-80      80 ns                                                                  Packing
                                     10 x 20mm
-90      90 ns

-10      100 ns

-12      120 ns

-15      150 ns

-20      200 ns

Note: 1. High Speed, see AC Characteristics section for further information.

For a list of available options (Speed, Package etc...) or for further information on any aspect of this device,
please contact the STMicroelectronics Sales Office nearest to you.


      FDIP40W - 40 pin Ceramic Frit-seal DIP, with window

Symb                       Typ          mm          Max     Typ   inches              Max
                                        Min         5.72            Min               0.225
   A                      1.45                      1.40   0.057                      0.055
  A1                      48.26        0.51         4.57   1.900   0.020              0.180
  A2                      15.24        3.91         4.50   0.600   0.154              0.177
  A3                      2.54         3.89         0.56   0.100   0.153              0.022
   B                      14.99        0.41                0.590   0.016
   C                      7.62                     0.30   0.300                     0.012
   D                                   0.23         52.60          0.009              2.071
  D2                                   51.79                       2.039
   e                                               13.36                            0.526
  eA                                   13.06                      0.514                 
   L                                               18.03                            0.710
   S                                   16.18                       0.637
                                       3.18         2.49           0.125              0.098
                                       1.52                       0.060                 
   N                                                11                              11
                                         4                          4
                                         40                          40

      A2                                            A3 A

                          B1              B         A1 L         
                                       D2           e                       C
                                    S  D
                                                     E1 E             eA
                                  N                                   eB

Drawing is not to scale.


                              PDIP40 - 40 pin Plastic DIP, 600 mils width

Symb                       Typ       mm            Max      Typ   inches                Max
                          4.45       Min                  0.175    Min                    
   A                      0.64                            0.025                          
  A1                                                              0.015
  A2                      48.26     0.38           3.91    1.900   0.140                0.154
   B                                3.56           0.53            0.015                0.021
  B1                      2.54      0.38           1.78    0.100   0.045                0.070
   C                      15.24     1.14           0.31    0.600   0.008                0.012
   D                                0.20           52.58           2.039                2.070
  D2                                51.78                           
   E                                                              0.583                  
  E1                                              16.26           0.530                0.640
  e1                                14.80          13.99                               0.551
  eA                                13.46                           
  eB                                                              0.600                  
   L                                                             0.120
   S                                              17.78           0.060                0.700
                                    15.24          3.81             0                  0.150
   N                                3.05           2.29              40                 0.090
                                    1.52            15                                  15

                          B1                    B    A2 A         
                                                   A1 L                     C
                                    D2             e1
                                             D       E1 E             eB


Drawing is not to scale.


JLCC44W - 44 lead Ceramic Chip Carrier J-lead, square window

Symb   Typ                             mm    Max     Typ       inches         Max
                                       Min   4.83                Min          0.190
   A  12.70                           3.94   3.05   0.500       0.155         0.120
  A1  12.70                           2.29   0.53   0.500       0.090         0.021
   B  1.27                            0.43   0.81   0.050       0.017         0.032
  B1  10.16                           0.66   17.65  0.400       0.026         0.695
   D                                  17.40  16.89              0.685         0.665
  D1                                  16.00  16.26              0.630         0.640
  D2                                  14.74                     0.580
   E                                        17.65              0.685         0.695
  E1                                  17.40  16.89              0.630         0.665
  E2                                  16.00  16.26              0.580         0.640
  E3                                  14.74                       
   N                                                            44            
                                        44   0.10                             0.004

                                      D                           A1
                                      D1                                  B1


                   E3                        K E1 E D2/E2              e

                             JLCCW-a                       B
Drawing is not to scale.

                                      D3                       A



          PLCC44 - 44 lead Plastic Leaded Chip Carrier, square

Symb                                      mm                                     in ches

   A      Typ                             Min       Max         Typ              Min                  Max
  A1                                                                                                  0.185
  A2                                      4.20      4.70                         0.165                0.120
   B                                                                                                  0.020
  B1                                      2.29      3.04                         0.090                0.021
   D                                                                                                  0.032
  D1                                               0.51                                             0.695
  D2                                                                                                  0.656
   E                                      0.33      0.53                         0.013                0.630
  E1                                                                                                  0.695
  E2                                      0.66      0.81                         0.026                0.656
   e                                                                                                  0.630
   F                                      17.40     17.65                        0.685
   N                                      16.51     16.66                        0.650                0.010
                                          14.99     16.00                        0.590                  

                                          17.40     17.65                        0.685                0.004

                                          16.51     16.66                        0.650

                                          14.99     16.00                        0.590

          1.27                                                0.050            

                                          0.00      0.25                         0.000

          0.89                                                0.035            

                                          44                                     44


                              D                                                                 A1
                             D1                                                  A2

                                      1N                                                              B1

     Ne                                       E1 E           F            D2/E2                       e

                                     Nd                                          B
Drawing is not to scale.                                     0.51 (.020)
                                                                1.14 (.045)

                                                          R                      CP

      TSOP40 - 40 lead Plastic Thin Small Outline, 10 x 20mm

Symb  Typ    mm       Max                                                   Typ   inches        Max
      0.50   Min      1.20                                                 0.020    Min         0.047
   A                  0.15                                                                      0.006
  A1        0.05      1.05                                                         0.002        0.041
  A2        0.95      0.27                                                         0.037        0.011
   B        0.17      0.21                                                         0.007        0.008
   C        0.10      20.20                                                        0.004        0.795
   D        19.80     18.50                                                        0.780        0.728
  D1        18.30     10.10                                                        0.720        0.398
   E        9.90                                                                   0.390
   L                 0.70                                                                     0.028
            0.50                                                                   0.020
   N          0        5                                                                        5
  CP          40                                                                     0
                      0.10                                                           40         0.004

      1            N                                                                   A2
      N/2                                                                       A

                  D1                                                                        CP
                                                                           A1  L


Drawing is not to scale.


Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences
of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted
by implication or otherwise under any patent or patent rights of STMicroelectronics. Spec ifications mentioned in this publication are subject to
change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not
authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.

                                                     The ST logo is a registered trademark of STMicroelectronics
                                                             1998 STMicroelectronics - All Rights Reserved
                                                              STMicroelectronics GROUP OF COMPANIES

  Australia - Brazil - Canada - China - France - Germany - Italy - Japan - Korea - Malaysia - Malta - Mexico - Morocco - The Netherlands -
                                  Singapore - Spain - Sweden - Switzerland - Taiwan - Thailand - United Kingdom - U.S.A.

This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company


About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved