1 Megabit (65 K x 16-Bit) CMOS EPROM

DISTINCTIVE CHARACTERISTICS                                          s 10% power supply tolerance standard
                                                                     s 100% FlashriteTM programming
s Fast access time
    -- Speed options as fast as 55 ns                                    -- Typical programming time of 8 seconds
                                                                     s Latch-up protected to 100 mA from 1 V to
s Low power consumption
    -- 20 A typical CMOS standby current                                VCC + 1 V
                                                                     s High noise immunity
s JEDEC-approved pinout                                              s Versatile features for simple interfacing
    -- 40-Pin DIP/PDIP
    -- 44-Pin PLCC                                                       -- Both CMOS and TTL input/output compatibility
                                                                         -- Two line control functions
s Single +5 V power supply
                                                                     thus eliminating bus contention in a multiple bus micro-
GENERAL DESCRIPTION                                                  processor system.

The Am27C1024 is a 1 Megabit, ultraviolet erasable                   AMD's CMOS process technology provides high
programmable read-only memory. It is organized as 64                 speed, low power, and high noise immunity. Typical
Kwords by 16 bits per word, operates from a single                   power consumption is only 125 mW in active mode,
+5 V supply, has a static standby mode, and features                 and 100 W in standby mode.
fast single address location programming. Products are
available in windowed ceramic DIP packages, as well                  All signals are TTL levels, including programming sig-
as plastic one time programmable (OTP) PDIP and                      nals. Bit locations may be programmed singly, in
PLCC packages.                                                       blocks, or at random. The device supports AMD's
                                                                     Flashrite programming algorithm (100 s pulses), re-
Data can be typically accessed in less than 55 ns, al-               sulting in a typical programming time of 8 seconds.
lowing high-performance microprocessors to operate
without any WAIT states. The device offers separate
Output Enable (OE#) and Chip Enable (CE#) controls,

BLOCK DIAGRAM                                           VCC          Data Outputs
                                                        VSS           DQ0DQ15
                                                 OE#    VPP
                                                 CE#  Output Enable      Output
                                              PGM#     Chip Enable      Buffers

                                      A0A15                 and            Y
                                      Address           Prog Logic       Gating
                                                              Y        1,048,576
                                                         Decoder         Bit Cell
                                                              X                                                              06780J-1
                                                                                     Publication# 06780 Rev: J Amendment/0
                                                                                     Issue Date: May 1998

Family Part Number                                               Am27C1024

                      VCC = 5.0 V 5%    -55                                                                           -255

Speed Options

                      VCC = 5.0 V 10%   -55       -70   -90    -120           -150  -200

Max Access Time (ns)                      55        70    90     120            150   200                               250

CE# (E#) Access (ns)                      55        70    90     120            150   200                               250

OE# (G#) Access (ns)                      40        40    45     50             65    75                                75

CONNECTION DIAGRAMS                                                             PLCC


            VPP 1            40 VCC                              DQ13
     CE# (E#) 2              39 PGM# (P#)                            DQ14
               DQ15 3        38 NC                                              CE (E)
                                                                                          DU (Note 2)
                                                                                                    PGM# (P#)

               DQ14 4        37 A15                              6 5 4 3 2 1 44 43 42 41 40

               DQ13 5        36 A14                      DQ12 7                             39 A13

               DQ12 6        35 A13                      DQ11 8                             38 A12

               DQ11 7        34 A12                      DQ10 9                             37 A11

               DQ10 8        33 A11                      DQ9 10                             36 A10

               DQ9 9         32 A10                      DQ8 11                             35 A9

               DQ8 10        31 A9                       VSS 12                             34 VSS
                                                         NC 13                              33 NC
                VSS 11       30 VSS
               DQ7 12        29 A8                       DQ7 14                             32 A8

               DQ6 13        28 A7                       DQ6 15                             31 A7

               DQ5 14        27 A6                       DQ5 16                             30 A6

               DQ4 15        26 A5                       DQ4 17                             29 A5

               DQ3 16        25 A4                               18 19 20 21 22 23 24 25 26 27 28

               DQ2 17        24 A3                               DQ3
               DQ1 18        23 A2                                         DQ1
               DQ0 19        22 A1                                                   OE# (G#)
                                                                                         DU (Note 2)


     OE# (G#) 20             21 A0                                                                                      06780J-3


1. JEDEC nomenclature is in parenthesis.

2. Don't use (DU) for PLCC.

PIN DESIGNATIONS                                         LOGIC SYMBOL

A0A15 = Address Inputs

CE# (E#) = Chip Enable Input                                  16
DQ0DQ15 = Data Input/Outputs                                                                         16
OE# (G#) = Output Enable Input

PGM# (P#) = Program Enable Input                                 CE# (E#)
                                                                 PGM# (P#)
VCC  = VCC Supply Voltage                                        OE# (G#)

VPP  = Program Voltage Input

VSS  = Ground

NC   = No Internal Connection                                                                                           06780J-4

2                                              Am27C1024
UV EPROM Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the following:

AM27C1024     -55  D           C  5B

                                                    OPTIONAL PROCESSING
                                                    Blank = Standard Processing
                                                    B = Burn-In

                                                    VOLTAGE TOLERANCE
                                                    5 = VCC 5%, 55 ns only
                                                    See Product Selector Guide and Valid Combinations

                                                    TEMPERATURE RANGE
                                                    C = Commercial (0C to +70C)
                                                    I = Industrial (40C to +85C)
                                                    E = Extended (55C to +125C)

                                                    PACKAGE TYPE
                                                    D = 40-Pin Ceramic DIP (CDV040)

                                                    SPEED OPTION
                                                    See Product Selector Guide and Valid Combinations


                   1 Megabit (64 K x 16-Bit) CMOS UV EPROM

           Valid Combinations                                           Valid Combinations

  AM27C1024-55     DC5, DC5B, DI5, DI5B       Valid Combinations list configurations planned to be sup-
VCC = 5.0 V 5%      DC, DCB, DI, DIB        ported in volume for this device. Consult the local AMD sales
                                              office to confirm availability of specific valid combinations and
  AM27C1024-55                                to check on newly released combinations.
VCC = 5.0 V 10%




AM27C1024-150      DC, DCB, DI, DIB, DE, DEB


AM27C1024-255         DC, DCB, DI, DIB
VCC = 5.0 V 5%

                                         Am27C1024          3
OTP EPROM Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the following:

   AM27C1024         -55  J       C  5

                                                 OPTIONAL PROCESSING
                                                 Blank = Standard Processing

                                                 VOLTAGE TOLERANCE
                                                 5 = VCC 5%, 55 ns only
                                                 See Product Selector Guide and Valid Combinations

                                                 TEMPERATURE RANGE
                                                 C = Commercial (0C to +70C)
                                                 I = Industrial (40C to +85C)

                                                 PACKAGE TYPE
                                                 P = 40-Pin Plastic DIP (PD 040)
                                                 J = 44-Pin Plastic Leaded Chip Carrier (PL 044)

                                                 SPEED OPTION
                                                 See Product Selector Guide and Valid Combinations

                             DEVICE NUMBER/DESCRIPTION

                             1 Megabit (64 K x 16-Bit) CMOS OTP EPROM

              Valid Combinations                                           Valid Combinations

     AM27C1024-55            PC5, PI5, JC5, JI5  Valid Combinations list configurations planned to be sup-
   VCC = 5.0 V 5%                              ported in volume for this device. Consult the local AMD sales
                                                 office to confirm availability of specific valid combinations and
     AM27C1024-55                                to check on newly released combinations.
   VCC = 5.0 V 10%



   AM27C1024-120             JC, PC, JI, PI



   VCC = 5.0 V 5%

4                                                Am27C1024
FUNCTIONAL DESCRIPTION                                      VPP = 12.75 V 0.25 V and PGM# LOW will program
                                                            that particular device. A high-level CE# input inhibits
Device Erasure                                              the other devices from being programmed.

In order to clear all locations of their programmed con-    Program Verify
tents, the device must be exposed to an ultraviolet light
source. A dosage of 15 W seconds/cm2 is required to         A verification should be performed on the programmed
completely erase the device. This dosage can be ob-         bits to determine that they were correctly programmed.
tained by exposure to an ultraviolet lamp--wavelength       The verify should be performed with OE# and CE# at
of 2537 --with intensity of 12,000 W/cm2 for 15 to 20     VIL, PGM# at VIH, and VPP between 12.5 V and 13.0 V.
minutes. The device should be directly under and about
one inch from the source, and all filters should be re-     Autoselect Mode
moved from the UV light source prior to erasure.
                                                            The autoselect mode provides manufacturer and de-
Note that all UV erasable devices will erase with light     vice identification through identifier codes on DQ0
sources having wavelengths shorter than 4000 , such        DQ7. This mode is primarily intended for programming
as fluorescent light and sunlight. Although the erasure     equipment to automatically match a device to be pro-
process happens over a much longer time period, ex-         grammed with its corresponding programming algo-
posure to any light source should be prevented for          rithm. This mode is functional in the 25C 5C
maximum system reliability. Simply cover the package        ambient temperature range that is required when pro-
window with an opaque label or substance.                   gramming the device.

Device Programming                                          To activate this mode, the programming equipment
                                                            must force VH on address line A9. Two identifier bytes
Upon delivery, or after each erasure, the device has        may then be sequenced from the device outputs by tog-
all of its bits in the "ONE", or HIGH state. "ZEROs" are    gling address line A0 from VIL to VIH (that is, changing
loaded into the device through the programming pro-         the address from 00h to 01h). All other address lines
cedure.                                                     must be held at VIL during the autoselect mode.

The device enters the programming mode when 12.75           Byte 0 (A0 = VIL) represents the manufacturer code,
V 0.25 V is applied to the VPP pin, and CE# and           and Byte 1 (A0 = VIH), the device identifier code. Both
PGM# are at VIL.                                            codes have odd parity, with DQ7 as the parity bit.

For programming, the data to be programmed is ap-           Read Mode
plied 16 bits in parallel to the data pins.
                                                            To obtain data at the device outputs, Chip Enable (CE#)
The flowchart in the Programming section of the             and Output Enable (OE#) must be driven low. CE# con-
EPROM Products Data Book (Section 5, Figure 5-1)            trols the power to the device and is typically used to se-
shows AMD's Flashrite algorithm. The Flashrite algo-        lect the device. OE# enables the device to output data,
rithm reduces programming time by using a 100 s pro-       independent of device selection. Addresses must be
gramming pulse and by giving each address only as           stable for at least tACCtOE. Refer to the Switching
many pulses to reliably program the data. After each        Waveforms section for the timing diagram.
pulse is applied to a given address, the data in that ad-
dress is verified. If the data does not verify, additional  Standby Mode
pulses are given until it verifies or the maximum pulses
allowed is reached. This process is repeated while se-      The device enters the CMOS standby mode when CE#
quencing through each address of the device. This part      is at VCC 0.3 V. Maximum VCC current is reduced to
of the algorithm is done at VCC = 6.25 V to assure that     100 A. The device enters the TTL-standby mode
each EPROM bit is programmed to a sufficiently high         when CE# is at VIH. Maximum VCC current is reduced
threshold voltage. After the final address is completed,    to 1.0 mA. When in either standby mode, the device
the entire EPROM memory is verified at VCC = VPP =          places its outputs in a high-impedance state, indepen-
5.25 V.                                                     dent of the OE# input.

Please refer to Section 5 of the EPROM Products Data        Output OR-Tieing
Book for additional programming information and spec-
ifications.                                                 To accommodate multiple memory connections, a
                                                            two-line control function provides:
Program Inhibit
                                                            s Low memory power dissipation, and
Programming different data to multiple devices in par-
allel is easily accomplished. Except for CE#, all like in-  s Assurance that output bus contention will not occur.
puts of the devices may be common. A TTL low-level
program pulse applied to one device's CE# input with        CE# should be decoded and used as the primary de-
                                                            vice-selecting function, while OE# be made a common

Am27C1024                                                   5
connection to all devices in the array and connected to  these transient current peaks is dependent on the out-
the READ line from the system control bus. This as-      put capacitance loading of the device. At a minimum, a
sures that all deselected memory devices are in their    0.1 F ceramic capacitor (high frequency, low inherent
low-power standby mode and that the output pins are      inductance) should be used on each device between
only active when data is desired from a particular mem-  VCC and VSS to minimize transient effects. In addition,
ory device.                                              to overcome the voltage drop caused by the inductive
                                                         effects of the printed circuit board traces on EPROM ar-
System Applications                                      rays, a 4.7 F bulk electrolytic capacitor should be used
                                                         between VCC and VSS for each eight devices. The loca-
During the switch between active and standby condi-      tion of the capacitor should be close to where the
tions, transient current peaks are produced on the ris-  power supply is connected to the array.
ing and falling edges of Chip Enable. The magnitude of


Mode                          CE#          OE#           PGM#              A0   A9  VPP  Outputs

Read                          VIL          VIL           X                 X    X   X    DOUT

Output Disable                X            VIH           X                 X    X   X    High Z

Standby (TTL)                 VIH          X             X                 X    X   X    High Z

Standby (CMOS)                VCC 0.3 V  X             X                 X    X   X    High Z

Program                       VIL          X             VIL               X    X   VPP  DIN

Program Verify                VIL          VIL           VIH               X    X   VPP  DOUT

Program Inhibit               VIH          X             X                 X    X   VPP  High Z

Autoselect Manufacturer Code  VIL          VIL           VIH               VIL  VH  X    01h

(Note 3)  Device Code         VIL          VIL           VIH               VIH  VH  X    8Ch

1. VH = 12.0 V 0.5 V.
2. X = Either VIH or VIL.
3. A1A8 and A1015 = VIL
4. See DC Programming Characteristics for VPP voltage during programming.

6                                          Am27C1024
ABSOLUTE MAXIMUM RATINGS                                               OPERATING RANGES

Storage Temperature                                                    Commercial (C) Devices
OTP Products. . . . . . . . . . . . . . . . . . 65C to +125C
All Other Products . . . . . . . . . . . . . . 65C to +150C         Ambient Temperature (TA) . . . . . . . . . . .0C to +70C
                                                                       Industrial (I) Devices
Ambient Temperature
with Power Applied. . . . . . . . . . . . . . 55C to +125C          Ambient Temperature (TA) . . . . . . . . .40C to +85C
                                                                       Extended (E) Devices
Voltage with Respect to VSS
All pins except A9, VPP, VCC . . 0.6 V to VCC + 0.6 V                 Ambient Temperature (TA) . . . . . . . .55C to +125C
                                                                       Supply Read Voltages
A9 and VPP (Note 2) . . . . . . . . . . . . . 0.6 V to 13.5 V
                                                                       VCC for 5% devices . . . . . . . . . . +4.75 V to +5.25 V
VCC (Note 1). . . . . . . . . . . . . . . . . . . . . 0.6 V to 7.0 V  VCC for 10% devices . . . . . . . . . +4.50 V to +5.50 V
                                                                       Operating ranges define those limits between which the func-
Notes:                                                                 tionality of the device is guaranteed.

1. Minimum DC voltage on input or I/O pins 0.5 V. During
    voltage transitions, the input may overshoot VSS to 2.0 V
    for periods of up to 20 ns. Maximum DC voltage on input
    and I/O pins is VCC + 5 V. During voltage transitions, input
    and I/O pins may overshoot to VCC + 2.0 V for periods up
    to 20 ns.

2. Minimum DC input voltage on A9 is 0.5 V. During voltage
    transitions, A9 and VPP may overshoot VSS to 2.0 V for
    periods of up to 20 ns. A9 and VPP must not exceed +13.5
    V at any time.

Stresses above those listed under "Absolute Maximum Rat-
ings" may cause permanent damage to the device. This is a
stress rating only; functional operation of the device at these
or any other conditions above those indicated in the opera-
tional sections of this specification is not implied. Exposure of
the device to absolute maximum ratings for extended periods
may affect device reliability.

Am27C1024                                                              7
DC CHARACTERISTICS over operating range (unless otherwise specified)

   Parameter  Parameter Description                                                   Test Conditions                    Min   Max        Unit

   VOH        Output HIGH Voltage          IOH = 400 A                                                                 2.4              V
                                           IOL = 2.1 mA
   VOL        Output LOW Voltage                                                                                               0.45       V
                                           VIN = 0 V to VCC
   VIH        Input HIGH Voltage                                                                                         2.0   VCC + 0.5  V

   VIL        Input LOW Voltage                                                                                          0.5  +0.8       V

   ILI        Input Load Current                                                                            C/I Devices        1.0
                                                                                                            E Devices                          A


   ILO        Output Leakage Current       VOUT = 0 V to VCC                                                                   5.0        A

   ICC1       VCC Active Current (Note 2)  CE# = VIL, f = 10 MHz,                                           C/I Devices        50
                                           IOUT = 0 mA                                                      E Devices                         mA


   ICC2       VCC TTL Standby Current      CE# = VIH                                                                           1.0        mA
   ICC3       VCC CMOS Standby Current     CE# = VCC 0.3 V
   IPP1       VPP Supply Current (Read)    CE# = OE# = VIL, VPP = VCC                                                          100        A

                                                                                                                               100        A

Caution: The device must not be removed from (or inserted into) a socket when VCC or VPP is applied.
1. VCC must be applied simultaneously or before VPP, and removed simultaneously or after VPP..
2. ICC1 is tested with OE# = VIH to simulate open outputs.
3. Minimum DC Input Voltage is 0.5 V. During transitions, the inputs may overshoot to 2.0 V for periods less than 20 ns.

    Maximum DC Voltage on output pins is VCC + 0.5 V, which may overshoot to VCC + 2.0 V for periods less than 20 ns.

           40                                                                                                       40

           35                                                                                                       35

           30                                                                                                       30

           25                                                                                                       25

           20                                                                                                       20
               1 2 3 4 5 6 7 8 9 10                                                                                    75 50 55 0 25 50 75 100 125 150
                                 Frequency in MHz                                                                                            Temperature in C
Figure 1. Typical Supply Current vs. Frequency
                    VCC = 5.5 V, T = 25C                                                                 Figure 2. Typical Supply Current vs. Temperature
   Supply Current                                                                                                             VCC = 5.5 V, f = 10 MHz
      in mA

                                                                                            Supply Current
                                                                                               in mA

8                                          Am27C1024
TEST CONDITIONS                                                                      Table 1. Test Specifications

                                                            5.0 V

Device                                      2.7 k                                    Test Condition                     All
Under                                                                                                     -55 others Unit
                                                                             Output Load                             1 TTL gate

                           CL  6.2 k                                         Output Load Capacitance, CL  30                100     pF
                                                                             (including jig capacitance)

                                                                             Input Rise and Fall Times                20            ns

                                                                             Input Pulse Levels           0.03.0 0.452.4 V

Note:                                                                        Input timing measurement     1.5 0.8, 2.0 V
Diodes are IN3064 or equivalents.                                            reference levels

                    Figure 3. Test Setup                                     Output timing measurement    1.5 0.8, 2.0 V
                                                                             reference levels

SWITCHING TEST WAVEFORM                                                      2.4 V               2.0 V               2.0 V
                                                                             0.45 V

          1.5 V                Test Points             1.5 V                                            Test Points
0V                                                                                               0.8 V               0.8 V
                                                                                          Input                             Output

Note: For CL = 30 pF.                                                        Note: For CL = 100 pF.



WAVEFORM                                    INPUTS                                                      OUTPUTS


                                                                             Changing from H to L

                                                                             Changing from L to H

                               Don't Care, Any Change Permitted                                  Changing, State Unknown

                                            Does Not Apply                           Center Line is High Impedance State (High Z)


                                                                   Am27C1024                                                            9

Parameter Symbols                                                                            Am27C1024

JEDEC Standard             Description                               Test Setup -55 -70 -90 -120 -150 -200 -255 Unit

tAVQV  tACC Address to Output Delay                  CE#,            Max      55      70  90 120 150 200 250                        ns
                                                     OE# = VIL

tELQV       tCE Chip Enable to Output Delay OE# = VIL Max 55 70 90 120 150 200 250 ns

tGLQV       tOE Output Enable to Output Delay CE# = VIL Max 40 40 45 50 65 75 75 ns

tEHQZ     tDF         Chip Enable High or Output                     Max 30 30 40 50 50 50 50 ns
tGHQZ  (Note 2)       Enable High to Output High Z,
                      Whichever Occurs First

tAXQX                  Output Hold Time from                         Min 0 0 0 0 0 0 0 ns

            tOH Addresses, CE# or OE#,
                       Whichever Occurs First

Caution: Do not remove the device from (or insert it into) a socket or board that has VPP or VCC applied.
1. VCC must be applied simultaneously or before VPP, and removed simultaneously or after VPP.
2. This parameter is sampled and not 100% tested.

3. Switching characteristics are over operating range, unless otherwise specified.

4. See Figure 3 and Table 1 for test specifications.


              2.4                  2.0                               Addresses Valid                    2.0
    Addresses                      0.8                                                                  0.8



          OE#              High Z                            tOE                                   tOH       tDF (Note 2)
       Output                                      tACC                               Valid Output                          High Z
                                               (Note 1)


1. OE# may be delayed up to tACC tOE after the falling edge of the addresses without impact on tACC.

2. tDF is specified from OE# or CE#, whichever occurs first.


                           Parameter                                      CDV040          PD 040             PL 044
    Parameter Symbol                           Test Conditions       Typ Max Typ Max Typ Max Unit

       CIN                 Input Capacitance VIN = 0                      9           12  7             12   8   10  pF

       COUT                Output Capacitance VOUT = 0                    12          14  11            14   11  14  pF

1. This parameter is only sampled and not 100% tested.

2. TA = +25C, f = 1 MHz.

10                                                   Am27C1024
CDV040--40-Pin Ceramic Dual In-Line Package, UV Lens (measured in inches)

         DATUM D                                  UV Lens
CENTER PLANE                                                                .565


INDEX AND           1


      I.D. AREA

                                           TOP VIEW

                                                                                           DATUM D  .700
                                                                                  CENTER PLANE      MAX


     BASE PLANE                                              .015          .160                     94
SEATING PLANE                                                .060          .220                     105

              .005 MIN                            .100 BSC         .125
                           .045                                    .200
                                     .014                                         .300 BSC

                                                                                                    BSC           .008


                                           SIDE VIEW                                                END VIEW

                                                                                                            3-30-95 ae

* For reference only. BSC is an ANSI standard for Basic Space Centering.

PD 040--40-Pin Plastic Dual In-Line Package (measured in inches)

                    2.040                                                                         .600
                    2.080                                                                         .625

40                                          21                                                                            .008
                                                  .530                                                                    .015
       Pin 1 I.D.                                 .580
              .045                         20                                                     .700
              .065                                                                0
.140                       .005 MIN                                               10

                                                        SEATING PLANE                               16-038-SC_AF
                                                                                                    PD 040
                    .090                          .015                                              DG76
                                                                                                    2-28-95 ae
.120                .110                   .014   .060

.160                                       .022

                                                        Am27C1024                                                               11

PL 044--44-Pin Plastic Leaded Chip Carrier (measured in inches)


                .685                              .042       .083
                .695 .650

                Pin 1 I.D.

.685                                                                    .500 .590
.695                                                                    REF .630

    .650                                                                                .013
    .656                                                                                .021

          .026  .050 REF                          .009            .090
          .032                                    .015            .120
                                                             .180       SEATING PLANE                                             16-038-SQ
                                                                                                                                  PL 044
                TOP VIEW                                     SIDE VIEW                                                            EC80
                                                                                                                                  11.3.97 lv

l                                                       Distinctive Characteristics
                                                        Low power consumption: Changed 100 A to 20 A.
Revision J

Changed formatting to match current data sheets.

Copyright 1998 Advanced Micro Devices, Inc. All rights reserved.
AMD, the AMD logo, and combinations thereof are trademarks of Advanced Micro Devices, Inc.
Flashrite is a trademark of Advanced Micro Devices, Inc.
Product names used in this publication are for identification purposes only and may be trademarks of their respective companies.

12                                                Am27C1024
This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved