2 Megabit (256 K x 8-Bit) CMOS EPROM

DISTINCTIVE CHARACTERISTICS                                          s Single +5 V power supply
                                                                     s 10% power supply tolerance standard
s Fast access time                                                   s 100% FlashriteTM programming
    -- Speed options as fast as 55 ns
                                                                         -- Typical programming time of 32 seconds
s Low power consumption                                              s Latch-up protected to 100 mA from 1 V to
    -- 100 A maximum CMOS standby current
                                                                         VCC + 1 V
s JEDEC-approved pinout                                              s High noise immunity
    -- Plug in upgrade of 1 Mbit EPROM                               s Compact 32-pin DIP, PDIP, and PLCC packages
    -- Easy upgrade from 28-pin JEDEC EPROMs

GENERAL DESCRIPTION                                                  thus eliminating bus contention in a multiple bus micro-
                                                                     processor system.
The Am27C020 is a 2 Megabit, ultraviolet erasable pro-
grammable read-only memory. It is organized as 256                   AMD's CMOS process technology provides high
Kwords by 8 bits per word, operates from a single +5 V               speed, low power, and high noise immunity. Typical
supply, has a static standby mode, and features fast                 power consumption is only 100 mW in active mode,
single address location programming. Products are                    and 100 W in standby mode.
available in windowed ceramic DIP packages, as well
as plastic one time programmable (OTP) PDIP and                      All signals are TTL levels, including programming sig-
PLCC packages.                                                       nals. Bit locations may be programmed singly, in
                                                                     blocks, or at random. The device supports AMD's
Data can be typically accessed in less than 55 ns, al-               Flashrite programming algorithm (100 s pulses), re-
lowing high-performance microprocessors to operate                   sulting in a typical programming time of 32 seconds.
without any WAIT states. The device offers separate
Output Enable (OE#) and Chip Enable (CE#) controls,

BLOCK DIAGRAM                                           VCC          Data Outputs
                                                        VSS           DQ0DQ7
                                                 OE#    VPP
                                                 CE#  Output Enable      Output
                                              PGM#     Chip Enable      Buffers

                                      A0A17                 and            Y
                                      Address           Prog Logic       Gating
                                                              Y        2,097,152
                                                         Decoder         Bit Cell


                                                                     Publication# 11507 Rev: H Amendment/0
                                                                     Issue Date: May 1998

Family Part Number                                               Am27C020

               VCC = 5.0 V 5%        -55  -75                                                                   -255

Speed Options

               VCC = 5.0 V 10%       55   -70         -90      -120       -150   -200

Max Access Time (ns)                   55   70          90          120     150    200                            250

CE# (E#) Access (ns)                   55   70          90          120     150    200                            250

OE# (G#) Access (ns)                   35   40          40          50         65  75                             100

CONNECTION DIAGRAMS                                                         PLCC
Top View


      VPP 1           32 VCC                                            A12
     A16 2            31 PGM# (P#)                                          A15
     A15 3            30 A17                                                     A16
     A12 4            29 A14                                                         VPP
                      28 A13                                                              VCC
       A7 5           27 A8                                                                    PGM# (P#)
       A6 6           26 A9                                                                        A17
       A5 7           25 A11
       A4 8           24 OE# (G#)                                       4 3 2 1 32 31 30
       A3 9           23 A10
       A2 10          22 CE# (E#)                         A7     5                                        29   A14
       A1 11          21 DQ7                              A6                                                   A13
       A0 12          20 DQ6                              A5     6                                        28   A8
     DQ0 13           19 DQ5                              A4                                                   A9
     DQ1 14           18 DQ4                              A3     7                                        27   A11
     DQ2 15           17 DQ3                              A2                                                   OE# (G#)
      VSS 16                                              A1     8                                        26   A10
                                              11507H-2    A0                                                   CE# (E#)
                                                        DQ0      9                                        25   DQ7

                                                                 10                                       24

                                                                 11                                       23

                                                                 12                                       22

                                                                 13                                       21

                                                                     14 15 16 17 18 19 20



1. JEDEC nomenclature is in parenthesis.

2. The 32-pin DIP to 32-pin PLCC configuration varies from the JEDEC 28-pin DIP to 32-pin PLCC configuration.

PIN DESIGNATIONS                                        LOGIC SYMBOL

A0A17 = Address Inputs

CE# (E#) = Chip Enable Input                                 18

DQ0DQ7 = Data Input/Outputs                                        A0A17                                     8

OE# (G#) = Output Enable Input                                                     DQ0DQ7

PGM# (P#) = Program Enable Input

VCC  = VCC Supply Voltage                                           CE# (E#)
                                                                    PGM# (P#)
VPP  = Program Voltage Input                                        OE# (G#)

VSS  = Ground


2                                           Am27C020
UV EPROM Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the following:

AM27C020      -55  D          C  5B

                                                   OPTIONAL PROCESSING
                                                   Blank = Standard Processing
                                                   B = Burn-In

                                                   VOLTAGE TOLERANCE
                                                   5 = VCC 5%, 55 ns only
                                                   See Product Selector Guide and Valid Combinations

                                                   TEMPERATURE RANGE
                                                   C = Commercial (0C to +70C)
                                                   I = Industrial (40C to +85C)
                                                   E = Extended (55C to +125C)

                                                   PACKAGE TYPE
                                                   D = 32-Pin Ceramic DIP (CDV032)

                                                   SPEED OPTION
                                                   See Product Selector Guide and Valid Combinations


                   2 Megabit (256 K x 8-Bit) CMOS UV EPROM

          Valid Combinations                                            Valid Combinations

  AM27C020-55      DC5, DC5B, DI5, DI5B       Valid Combinations list configurations planned to be sup-
VCC = 5.0 V 5%      DC, DCB, DI, DIB        ported in volume for this device. Consult the local AMD sales
                                              office to confirm availability of specific valid combinations and
  AM27C020-55                                 to check on newly released combinations.
VCC = 5.0 V 10%




AM27C020-150       DC, DCB, DI, DIB, DE, DEB


AM27C020-255         DC, DCB, DI, DIB
VCC = 5.0 V 5%

                                         Am27C020           3
OTP EPROM Products

AMD standard products are available in several packages and operating ranges. The order number (Valid Combination) is formed
by a combination of the following:

   AM27C020          -55  J      C  5

                                                 OPTIONAL PROCESSING
                                                 Blank = Standard Processing

                                                 VOLTAGE TOLERANCE
                                                 5 = VCC 5%, 55 ns only
                                                 See Product Selector Guide and Valid Combinations

                                                 TEMPERATURE RANGE
                                                 C = Commercial (0C to +70C)
                                                 I = Industrial (40C to +85C)

                                                 PACKAGE TYPE
                                                 P = 32-Pin Plastic DIP (PD 032)
                                                 J = 32-Pin Plastic Leaded Chip Carrier (PL 032)

                                                 SPEED OPTION
                                                 See Product Selector Guide and Valid Combinations

                             DEVICE NUMBER/DESCRIPTION

                             2 Megabit (256 K x 8-Bit) CMOS OTP EPROM

             Valid Combinations                                            Valid Combinations

     AM27C020-55             PC5, PI5, JC5, JI5  Valid Combinations list configurations planned to be sup-
   VCC = 5.0 V 5%                              ported in volume for this device. Consult the local AMD sales
                                                 office to confirm availability of specific valid combinations and
     AM27C020-55                                 to check on newly released combinations.
   VCC = 5.0 V 10%



   AM27C020-120              JC, PC, JI, PI



   VCC = 5.0 V 5%

4                                                Am27C020
FUNCTIONAL DESCRIPTION                                      VPP = 12.75 V 0.25 V and PGM# LOW, and OE#
                                                            HIGH will program that particular device. A high-level
Device Erasure                                              CE# input inhibits the other devices from being pro-
In order to clear all locations of their programmed con-
tents, the device must be exposed to an ultraviolet light   Program Verify
source. A dosage of 15 W seconds/cm2 is required to
completely erase the device. This dosage can be ob-         A verification should be performed on the programmed
tained by exposure to an ultraviolet lamp--wavelength       bits to determine that they were correctly programmed.
of 2537 --with intensity of 12,000 W/cm2 for 15 to 20     The verify should be performed with OE# and CE#, at
minutes. The device should be directly under and about      VIL, PGM# at VIH, and VPP between 12.5 V and 13.0 V.
one inch from the source, and all filters should be re-
moved from the UV light source prior to erasure.            Autoselect Mode

Note that all UV erasable devices will erase with light     The autoselect mode provides manufacturer and de-
sources having wavelengths shorter than 4000 , such        vice identification through identifier codes on DQ0
as fluorescent light and sunlight. Although the erasure     DQ7. This mode is primarily intended for programming
process happens over a much longer time period, ex-         equipment to automatically match a device to be pro-
posure to any light source should be prevented for          grammed with its corresponding programming algo-
maximum system reliability. Simply cover the package        rithm. This mode is functional in the 25C 5C
window with an opaque label or substance.                   ambient temperature range that is required when pro-
                                                            gramming the device.
Device Programming
                                                            To activate this mode, the programming equipment
Upon delivery, or after each erasure, the device has        must force VH on address line A9. Two identifier bytes
all of its bits in the "ONE", or HIGH state. "ZEROs" are    may then be sequenced from the device outputs by tog-
loaded into the device through the programming pro-         gling address line A0 from VIL to VIH (that is, changing
cedure.                                                     the address from 00h to 01h). All other address lines
                                                            must be held at VIL during the autoselect mode.
The device enters the programming mode when 12.75
V 0.25 V is applied to the VPP pin, and CE# and           Byte 0 (A0 = VIL) represents the manufacturer code,
PGM# are at VIL and OE# is at VIH.                          and Byte 1 (A0 = VIH), the device identifier code. Both
                                                            codes have odd parity, with DQ7 as the parity bit.
For programming, the data to be programmed is ap-
plied 8 bits in parallel to the data pins.                  Read Mode

The flowchart in the Programming section of the             To obtain data at the device outputs, Chip Enable (CE#)
EPROM Products Data Book (Section 5, Figure 5-1)            and Output Enable (OE#) must be driven low. CE# con-
shows AMD's Flashrite algorithm. The Flashrite algo-        trols the power to the device and is typically used to se-
rithm reduces programming time by using a 100 s pro-       lect the device. OE# enables the device to output data,
gramming pulse and by giving each address only as           independent of device selection. Addresses must be
many pulses to reliably program the data. After each        stable for at least tACCtOE. Refer to the Switching
pulse is applied to a given address, the data in that ad-   Waveforms section for the timing diagram.
dress is verified. If the data does not verify, additional
pulses are given until it verifies or the maximum pulses    Standby Mode
allowed is reached. This process is repeated while se-
quencing through each address of the device. This part      The device enters the CMOS standby mode when CE#
of the algorithm is done at VCC = 6.25 V to assure that     is at VCC 0.3 V. Maximum VCC current is reduced to
each EPROM bit is programmed to a sufficiently high         100 A. The device enters the TTL-standby mode
threshold voltage. After the final address is completed,    when CE# is at VIH. Maximum VCC current is reduced
the entire EPROM memory is verified at VCC = VPP =          to 1.0 mA. When in either standby mode, the device
5.25 V.                                                     places its outputs in a high-impedance state, indepen-
                                                            dent of the OE# input.
Please refer to Section 5 of the EPROM Products Data
Book for additional programming information and spec-       Output OR-Tieing
                                                            To accommodate multiple memory connections, a
Program Inhibit                                             two-line control function provides:

Programming different data to multiple devices in par-      s Low memory power dissipation, and
allel is easily accomplished. Except for CE#, all like in-
puts of the devices may be common. A TTL low-level          s Assurance that output bus contention will not occur.
program pulse applied to one device's CE# input with

Am27C020                                                    5
CE# should be decoded and used as the primary de-        ing and falling edges of Chip Enable. The magnitude of
vice-selecting function, while OE# be made a common      these transient current peaks is dependent on the out-
connection to all devices in the array and connected to  put capacitance loading of the device. At a minimum, a
the READ line from the system control bus. This as-      0.1 F ceramic capacitor (high frequency, low inherent
sures that all deselected memory devices are in their    inductance) should be used on each device between
low-power standby mode and that the output pins are      VCC and VSS to minimize transient effects. In addition,
only active when data is desired from a particular mem-  to overcome the voltage drop caused by the inductive
ory device.                                              effects of the printed circuit board traces on EPROM ar-
                                                         rays, a 4.7 F bulk electrolytic capacitor should be used
System Applications                                      between VCC and VSS for each eight devices. The loca-
                                                         tion of the capacitor should be close to where the
During the switch between active and standby condi-      power supply is connected to the array.
tions, transient current peaks are produced on the ris-


Mode                          CE#          OE#           PGM#              A0   A9  VPP  Outputs

Read                          VIL          VIL           X                 X    X   X    DOUT

Output Disable                X            VIH           X                 X    X   X    High Z

Standby (TTL)                 VIH          X             X                 X    X   X    High Z

Standby (CMOS)                VCC 0.3 V  X             X                 X    X   X    High Z

Program                       VIL          VIH           VIL               X    X   VPP  DIN

Program Verify                VIL          VIL           VIH               X    X   VPP  DOUT

Program Inhibit               VIH          X             X                 X    X   VPP  High Z

Autoselect Manufacturer Code  VIL          VIL           X                 VIL  VH  X    01h

(Note 3)  Device Code         VIL          VIL           X                 VIH  VH  X    97h

1. VH = 12.0 V 0.5 V.
2. X = Either VIH or VIL.
3. A1A8 and A1017 = VIL
4. See DC Programming Characteristics for VPP voltage during programming.

6                                          Am27C020
ABSOLUTE MAXIMUM RATINGS                                               OPERATING RANGES

Storage Temperature                                                    Commercial (C) Devices
OTP Products. . . . . . . . . . . . . . . . . . 65C to +125C
All Other Products . . . . . . . . . . . . . . 65C to +150C         Ambient Temperature (TA) . . . . . . . . . . .0C to +70C
                                                                       Industrial (I) Devices
Ambient Temperature
with Power Applied. . . . . . . . . . . . . . 55C to +125C          Ambient Temperature (TA) . . . . . . . . .40C to +85C
                                                                       Extended (E) Devices
Voltage with Respect to VSS
All pins except A9, VPP, VCC . . 0.6 V to VCC + 0.6 V                 Ambient Temperature (TA) . . . . . . . .55C to +125C
                                                                       Supply Read Voltages
A9 and VPP (Note 2) . . . . . . . . . . . . . 0.6 V to 13.5 V
                                                                       VCC for 5% devices . . . . . . . . . . +4.75 V to +5.25 V
VCC (Note 1). . . . . . . . . . . . . . . . . . . . . 0.6 V to 7.0 V  VCC for 10% devices . . . . . . . . . +4.50 V to +5.50 V
                                                                       Operating ranges define those limits between which the func-
Notes:                                                                 tionality of the device is guaranteed.

1. Minimum DC voltage on input or I/O pins 0.5 V. During
    voltage transitions, the input may overshoot VSS to 2.0 V
    for periods of up to 20 ns. Maximum DC voltage on input
    and I/O pins is VCC + 5 V. During voltage transitions, input
    and I/O pins may overshoot to VCC + 2.0 V for periods up
    to 20 ns.

2. Minimum DC input voltage on A9 is 0.5 V. During voltage
    transitions, A9 and VPP may overshoot VSS to 2.0 V for
    periods of up to 20 ns. A9 and VPP must not exceed +13.5
    V at any time.

Stresses above those listed under "Absolute Maximum Rat-
ings" may cause permanent damage to the device. This is a
stress rating only; functional operation of the device at these
or any other conditions above those indicated in the opera-
tional sections of this specification is not implied. Exposure of
the device to absolute maximum ratings for extended periods
may affect device reliability.

Am27C020                                                               7
DC CHARACTERISTICS over operating range (unless otherwise specified)

   Parameter  Parameter Description                                                  Test Conditions                     Min   Max      Unit

   VOH        Output HIGH Voltage          IOH = 400 A                                                                 2.4            V
                                           IOL = 2.1 mA
   VOL        Output LOW Voltage                                                                                               0.45     V
                                           VIN = 0 V to VCC
   VIH        Input HIGH Voltage           VOUT = 0 V to VCC                                                             2.0 VCC + 0.5  V
                                           CE# = VIL, f = 10 MHz,
   VIL        Input LOW Voltage            IOUT = 0 mA                                                                   0.5  +0.8     V

   ILI        Input Load Current                                                                                               1.0

   ILO        Output Leakage Current                                                                                           5.0      A

   ICC1       VCC Active Current (Note 2)                                                                   C/I Devices        30
                                                                                                            E Devices                         mA


   ICC2       VCC TTL Standby Current      CE# = VIH                                                                           1.0      mA

   ICC3       VCC CMOS Standby Current     CE# = VCC 0.3 V                                                                   100      A

   IPP1       VPP Supply Current (Read)    CE# = OE# = VIL, VPP = VCC                                                          100      A

Caution: The device must not be removed from (or inserted into) a socket when VCC or VPP is applied.
1. VCC must be applied simultaneously or before VPP, and removed simultaneously or after VPP..
2. ICC1 is tested with OE# = VIH to simulate open outputs.
3. Minimum DC Input Voltage is 0.5 V. During transitions, the inputs may overshoot to 2.0 V for periods less than 20 ns.

    Maximum DC Voltage on output pins is VCC + 0.5 V, which may overshoot to VCC + 2.0 V for periods less than 20 ns.

           30                                                                                                       30

           25                                                                                                       25

           20                                                                                                       20

           15                                                                                                       15

           10                                                                                                       10
               1 2 3 4 5 6 7 8 9 10                                                                                    75 50 55 0 25 50 75 100 125 150
                                 Frequency in MHz                                                                                            Temperature in C
Figure 1. Typical Supply Current vs. Frequency
                    VCC = 5.5 V, T = 25C                                                                 Figure 2. Typical Supply Current vs. Temperature
   Supply Current                                                                                                             VCC = 5.5 V, f = 10 MHz
      in mA

                                                                                            Supply Current
                                                                                               in mA

8                                          Am27C020
TEST CONDITIONS                                                              Table 1. Test Specifications

                                                            5.0 V

                                                                             Test Condition        -55                 All Unit

Device                                      2.7 k                  Output Load                     1 TTL gate
Test                                                              Output Load Capacitance, CL     30                  100     pF
                                                                   (including jig capacitance)
                               6.2 k                               Input Rise and Fall Times                     20            ns

                                                                   Input Pulse Levels              0.03.0 0.452.4 V

                                                                   Input timing measurement        1.5 0.8, 2.0 V
                                                                   reference levels

Note:                                                              Output timing measurement       1.5 0.8, 2.0 V
Diodes are IN3064 or equivalents.                                  reference levels

                    Figure 3. Test Setup    11507H-7

SWITCHING TEST WAVEFORM                                            2.4 V
                                                                   0.45 V

                                                                                            2.0 V               2.0 V

          1.5 V                Test Points             1.5 V                                       Test Points
0V                                                                                          0.8 V               0.8 V
                                                                                     Input                             Output

Note: For CL = 30 pF.                                              Note: For CL = 100 pF.



WAVEFORM                                    INPUTS                                            OUTPUTS


                                                                   Changing from H to L

                                                                   Changing from L to H

                               Don't Care, Any Change Permitted                      Changing, State Unknown

                                            Does Not Apply                   Center Line is High Impedance State (High Z)


                                                                   Am27C020                                                        9

Parameter Symbols                                                                             Am27C020

JEDEC Standard        Description                                    Test Setup          -75
                                                                                 -55 -70 -90 -120 -150 -200 -255 Unit

tAVQV  tACC Address to Output Delay                  CE#,            Max              55  70  90 120 150 200 250         ns
                                                     OE# = VIL

tELQV       tCE Chip Enable to Output Delay OE# = VIL Max 55 70 90 120 150 200 250 ns

tGLQV       tOE Output Enable to Output Delay CE# = VIL Max 40 40 40 50 65 75 100 ns

tEHQZ     tDF         Chip Enable High or Output                     Max 25 25 25 30 30 40 60 ns
tGHQZ  (Note 2)       Enable High to Output High Z,
                      Whichever Occurs First

tAXQX                  Output Hold Time from                         Min 0 0 0 0 0 0 0 ns

            tOH Addresses, CE# or OE#,
                       Whichever Occurs First

Caution: Do not remove the device from (or insert it into) a socket or board that has VPP or VCC applied.
1. VCC must be applied simultaneously or before VPP, and removed simultaneously or after VPP.
2. This parameter is sampled and not 100% tested.

3. Switching characteristics are over operating range, unless otherwise specified.

4. See Figure 3 and Table 1 for test specifications.


              2.4             2.0                                    Addresses Valid                        2.0
    Addresses                 0.8                                                                           0.8



          OE#         High Z                                 tOE                                       tOH       tDF (Note 2)
       Output                                      tACC                                   Valid Output
                                               (Note 1)                                                                         High Z

1. OE# may be delayed up to tACC tOE after the falling edge of the addresses without impact on tACC.

2. tDF is specified from OE# or CE#, whichever occurs first.


                      Parameter                                                  CDV032       PD 032             PL 032
    Parameter Symbol                           Test Conditions                   Typ Max Typ Max Typ Max Unit

       CIN            Input Capacitance VIN = 0                                  10 12 10 12                     8  10   pF

       COUT           Output Capacitance VOUT = 0                                12 15 12 15                     9  12   pF

1. This parameter is only sampled and not 100% tested.

2. TA = +25C, f = 1 MHz.

10                                                   Am27C020
CDV032--32-Pin Ceramic Dual In-Line Package, UV Lens (measured in inches)

         DATUM D                                  UV Lens
CENTER PLANE                                                                .565


INDEX AND           1


      I.D. AREA

                                           TOP VIEW

                                                                                           DATUM D  .700
                                                                                  CENTER PLANE      MAX


     BASE PLANE                                              .015          .160                     94
SEATING PLANE                                                .060          .220                     105

              .005 MIN                            .100 BSC         .125
                           .045                                    .200
                                     .014                                         .300 BSC

                                                                                                    BSC                         .008


                                           SIDE VIEW                                                END VIEW

                                                                                                            3-30-95 ae

* For reference only. BSC is an ANSI standard for Basic Space Centering.

PD 032--32-Pin Plastic Dual In-Line Package (measured in inches)

                    1.640                                                                         .600
                    1.680                                                                         .625

32                                          17                                                                            .008
                                                  .530                                                                    .015
       Pin 1 I.D.                                 .580
              .045                         16                                                     .700
              .065                                                                0
.140                       .005 MIN                                               10

                                                        SEATING PLANE                               16-038-SB_AG
                                                                                                    PD 032
                    .090                          .015                                              DG75
                                                                                                    2-28-95 ae
.120                .110                   .014   .060

.160                                       .022

                                                        Am27C020                                                                      11

PL 032--32-Pin Plastic Leaded Chip Carrier (measured in inches)

                              .447 .495


    .585            Pin 1 I.D.                         .125                                                           .042
    .595                                               .140                                                           .056

        .547                                                .080                                                16-038FPO-5
        .553                                                .095                                                PL 032
                                           SEATING                      .400                                    6-28-94 ae


                                                                  .013                                    .530


              .026              .050 REF.


                    TOP VIEW                                            SIDE VIEW


Revision H

Changed formatting to match current data sheets.

Copyright 1998 Advanced Micro Devices, Inc. All rights reserved.
AMD, the AMD logo, and combinations thereof are trademarks of Advanced Micro Devices, Inc.
Flashrite is a trademark of Advanced Micro Devices, Inc.
Product names used in this publication are for identification purposes only and may be trademarks of their respective companies.

12                                                Am27C020
This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved