电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

25AA040

器件型号:25AA040
文件大小:240.7KB,共0页
厂商名称:MICROCHIP [Microchip Technology]
厂商官网:http://www.microchip.com/
下载文档

器件描述

文档预览

25AA040器件文档内容

M 25AA040/25LC040/25C040

                   4K SPITM Bus Serial EEPROM

DEVICE SELECTION TABLE                                      PACKAGE TYPES

   Part           VCC         Max Clock     Temp                                                    PDIP/SOIC
Number           Range        Frequency    Ranges
25AA040         1.8-5.5V                                    CS 1                                             8 VCC
25LC040         2.5-5.5V         1 MHz        C,I
25C040          4.5-5.5V         2 MHz        C,I           SO 2                                    25xx040  7 HOLD
                                 3 MHz       C,I,E
                                                            WP 3                                             6 SCK

FEATURES                                                    VSS 4                                            5 SI

Low power CMOS technology

- Write current: 3 mA typical

- Read current: 500 A typical                                                                      TSSOP

- Standby current: 500 nA typical

512 x 8 bit organization                                  HOLD    1                               25xx040    8    SCK
                                                              VCC                                                   SI
16 byte page                                                  CS  2                                          7    VSS
                                                                SO                                                  WP
Write cycle time: 5ms max.                                        3                                          6

Self-timed ERASE and WRITE cycles                                 4                                          5

Block write protection

- Protect none, 1/4, 1/2, or all of array

Built-in write protection

- Power on/off data protection circuitry                    BLOCK DIAGRAM

- Write enable latch                                                          Status
                                                                             Register
- Write protect pin                                                                                                 HV Generator

Sequential read

High reliability

- Endurance: 10M cycles (guaranteed)

- Data retention: > 200 years

- ESD protection: > 4000 V                                                                                            EEPROM
                                                                                                                         Array
8-pin PDIP, SOIC, and TSSOP packages                      I/O Control                             Memory     X
                                                               Logic                                                Page Latches
Temperature ranges supported:                                                                     Control
   - Commercial: (C)
   - Industrial: (I)                 0C to +70C                                                   Logic      Dec
   - Automotive: (E) (25C040)      -40C to +85C
                                   -40C to +125C

DESCRIPTION                                                      SI                                                 Y Decoder
                                                                SO
The Microchip Technology Inc. 25AA040/25LC040/                                                                      Sense Amp.
25C040 (25xx040*) is a 4K bit serial Electrically Eras-         CS                                                  R/W Control
able PROM. The memory is accessed via a simple                SCK
Serial Peripheral Interface (SPI) compatible serial bus.    HOLD
The bus signals required are a clock input (SCK) plus          WP
separate data in (SI) and data out (SO) lines. Access to
the device is controlled through a chip select (CS) input.                                  VCC
                                                                                            VSS
Communication to the device can be paused via the
hold pin (HOLD). While the device is paused, transi-
tions on its inputs will be ignored, with the exception of
chip select, allowing the host to service higher priority
interrupts. Also, write operations to the device can be
disabled via the write protect pin (WP).

*25xx040 is used in this document as a generic part number for the 25AA040/25LC040/25C040 devices.
SPI is a trademark of Motorola.

1997 Microchip Technology Inc.           Preliminary                                                              DS21204A-page 1
25AA040/25LC040/25C040

1.0 ELECTRICAL                                                                                      FIGURE 1-1: AC TEST CIRCUIT
                                                                                                                             VCC
         CHARACTERISTICS
                                                                                                                        2.25 K
1.1 Maximum Ratings*
                                                                                                           SO
Vcc ...................................................................................7.0V
All inputs and outputs w.r.t. Vss.................. -0.6V to Vcc+1.0V                                                   1.8 K   100 pF
Storage temperature ....................................... -65C to 150C
Ambient temperature under bias..................... -65C to 125C                                  1.2 AC Test Conditions
Soldering temperature of leads (10 seconds) ............. +300C
ESD protection on all pins.................................................4kV

*Notice: Stresses above those listed under `Maximum ratings' may
cause permanent damage to the device. This is a stress rating only and
functional operation of the device at those or any other conditions
above those indicated in the operational listings of this specification is
not implied. Exposure to maximum rating conditions for an extended
period of time may affect device reliability

                                                                                                    AC Waveform:

TABLE 1-1: PIN FUNCTION TABLE                                                                       VLO = 0.2V

Name                       Function                                                                 VHI = VCC - 0.2V            (Note 1)

                                                                                                    VHI = 4.0V                  (Note 2)

  CS  Chip Select Input                                                                             Timing Measurement Reference Level
  SO  Serial Data Output
  SI  Serial Data Input                                                                             Input                       0.5 VCC
SCK  Serial Clock Input
WP   Write Protect Pin                                                                             Output                      0.5 VCC
VSS  Ground
VCC  Supply Voltage                                                                                Note 1: For VCC  4.0V
HOLD  Hold Input
                                                                                                       2: For VCC > 4.0V

TABLE 1-2: DC CHARACTERISTICS

All parameters apply over the Commercial (C): TAMB = 0C to +70C                                   VCC = 1.8V to 5.5V

specified operating ranges Industrial (I): TAMB = -40C to +85C VCC = 1.8V to 5.5V

unless otherwise noted.    Automotive (E): TAMB = -40C to +125C VCC = 4.5V to 5.5V (25C040 only)

Parameter                  Symbol     Min                                                    Max Units                  Test Conditions

High level input voltage   VIH1       2.0                                                    VCC+1  V   VCC  2.7V (Note)
                                                                                                        VCC< 2.7V (Note)
                           VIH2       0.7 VCC                                                VCC+1  V   VCC  2.7V (Note)
                                                                                                        VCC < 2.7V (Note)
Low level input voltage    VIL1       -0.3                                                   0.8    V   IOL = 2.1 mA
                                                                                                        IOL = 1.0 mA, VCC < 2.5V
                           VIL2       -0.3      0.3 VCC                                             V   IOH =-400 A
                                                                                                        CS = VCC, VIN = VSS TO VCC
Low level output voltage   VOL        --                                                     0.4    V   CS = VCC, VOUT = VSS TO VCC
                                                                                                        TAMB = 25C, CLK = 1.0 MHz,
                           VOL        --                                                     0.2    V   VCC = 5.0V (Note)
                                                                                                        VCC = 5.5V; FCLK=3.0 MHz; SO = Open
High level output voltage  VOH        VCC -0.5                                               --     V   VCC = 2.5V; FCLK=2.0 MHz; SO = Open
                                                                                                        VCC= 5.5V
Input leakage current      ILI        -10                                                    10     A  VCC = 2.5V
                                                                                                        CS = Vcc = 5.5V, Inputs tied to VCC or VSS
Output leakage current     ILO        -10                                                    10     A  CS = Vcc = 2.5V, Inputs tied to VCC or VSS

Internal Capacitance       CINT       --                                                     7      pF

(all inputs and outputs)

                           ICC Read   --                                                     1      mA

Operating Current                     --                                                     500    A

                           ICC Write  --                                                     5      mA

                                      --                                                     3      mA

Standby Current            ICCS       --                                                     5      A

                                      --                                                     2      A

Note: This parameter is periodically sampled and not 100% tested.

DS21204A-page 2                                 Preliminary                                                             1997 Microchip Technology Inc.
                                                   25AA040/25LC040/25C040

TABLE 1-3: AC CHARACTERISTICS

All parameters apply over the     Commercial (C):  Tamb = 0C to +70C     VCC = 1.8V to 5.5V
specified operating ranges        Industrial (I):  Tamb = -40C to +85C   VCC = 1.8V to 5.5V
unless otherwise noted.           Automotive (E):  Tamb = -40C to +125C  VCC = 4.5V to 5.5V (25C040 only)

           Parameter              Symbol           Min  Max                Units                Test Conditions

Clock Frequency                   FCLK             --   3                  MHz    VCC = 4.5V to 5.5V

                                                   --   2                  MHz    VCC = 2.5V to 4.5V

                                                   --   1                  MHz    VCC = 1.8V to 2.5V

CS Setup Time                     TCSS             100  --                 ns     VCC = 4.5V to 5.5V

                                                   250  --                 ns     VCC = 2.5V to 4.5V

                                                   500  --                 ns     VCC = 1.8V to 2.5V

CS Hold Time                      TCSH             150  --                 ns     VCC = 4.5V to 5.5V

                                                   250  --                 ns     VCC = 2.5V to 4.5V

                                                   475  --                 ns     VCC = 1.8V to 2.5V

CS Disable Time                   TCSD             500  --                 ns

Data Setup Time                   TSU              30   --                 ns     VCC = 4.5V to 5.5V

                                                   50   --                 ns     VCC = 2.5V to 4.5V

                                                   50   --                 ns     VCC = 1.8V to 2.5V

Data Hold Time                    THD              50   --                 ns     VCC = 4.5V to 5.5V

                                                   100  --                 ns     VCC = 2.5V to 4.5V

                                                   100  --                 ns     VCC = 1.8V to 2.5V

CLK Rise Time                     TR               --   2                  s     (Note 1)

CLK Fall Time                     TF               --   2                  s     (Note 1)

Clock High Time                   THI              150  --                 ns     VCC = 4.5V to 5.5V

                                                   250  --                 ns     VCC = 2.5V to 4.5V

                                                   475  --                 ns     VCC = 1.8V to 2.5V

Clock Low Time                    TLO              150  --                 ns     VCC = 4.5V to 5.5V

                                                   250  --                 ns     VCC = 2.5V to 4.5V

                                                   475  --                 ns     VCC = 1.8V to 2.5V

Clock Delay Time                  TCLD             50   --                 ns

Clock Enable Time                 TCLE             50   --                 ns

Output Valid from                 TV               --   150                ns     VCC = 4.5V to 5.5V
  Clock Low
                                                   --   250                ns     VCC = 2.5V to 4.5V

                                                   --   475                ns     VCC = 1.8V to 2.5V

Output Hold Time                  THO              0    --                 ns     (Note 1)

Output Disable Time               TDIS             --   200                ns     VCC = 4.5V to 5.5V (Note 1)

                                                   --   250                ns     VCC = 2.5V to 4.5V (Note 1)

                                                   --   500                ns     VCC = 1.8V to 2.5V (Note 1)

HOLD Setup Time                   THS              100  --                 ns     VCC = 4.5V to 5.5V

                                                   100  --                 ns     VCC = 2.5V to 4.5V

                                                   200  --                 ns     VCC = 1.8V to 2.5V

HOLD Hold Time                    THH              100  --                 ns     VCC = 4.5V to 5.5V

                                                   100  --                 ns     VCC = 2.5V to 4.5V

                                                   200  --                 ns     VCC = 1.8V to 2.5V

HOLD Low to Output High-Z         THZ              100  --                 ns     VCC = 4.5V to 5.5V (Note 1)

                                                   150  --                 ns     VCC = 2.5V to 4.5V (Note 1)

                                                   200  --                 ns     VCC = 1.8V to 2.5V (Note 1)

HOLD High to Output Valid         THV              100  --                 ns     VCC = 4.5V to 5.5V

                                                   150  --                 ns     VCC = 2.5V to 4.5V

                                                   200  --                 ns     VCC = 1.8V to 2.5V

Internal Write Cycle Time         TWC              --   5                  ms

Endurance                         --               10M  --                 E/W Cycles (Note 2)

Note 1: This parameter is periodically sampled and not 100% tested.
       2: This parameter is not tested but guaranteed by characterization. For endurance estimates in a specific application, please
             consult the Total Endurance Model which can be obtained on Microchip's BBS or website.

1997 Microchip Technology Inc.                   Preliminary                                  DS21204A-page 3
25AA040/25LC040/25C040

FIGURE 1-2: HOLD TIMING

     CS

                                    THS THH                                    THS THH

SCK

                                         THZ                                   THV

     SO          n+2           n+1          n                  high impedance                n       n-1
                                                                                                n-1
                                                                                        TSU

     SI          n+2           n+1       n                     don't care               n

HOLD

FIGURE 1-3: SERIAL INPUT TIMING

                                                                                        TCSD

CS                                                                                               TCLE
                                                                                                TCLD
                      TCSS               TR

     Mode 1,1                                                              TF  TCSH

SCK Mode 0,0

         Tsu                   THD

SI                    MSB in                                                         LSB in

                                               high impedance
SO

FIGURE 1-4: SERIAL OUTPUT TIMING

CS

                 THI                TLO                                                            TCSH   Mode 1,1
                                                                                                          Mode 0,0
SCK                                                                                                TDIS
                                                                                                ISB out
                      TV
                                                                      THC

SO                    MSB out

SI                                       don't care

DS21204A-page 4                                Preliminary                                    1997 Microchip Technology Inc.
                                  25AA040/25LC040/25C040

2.0 PIN DESCRIPTIONS                                        2.5 Write Protect (WP)

2.1 Chip Select (CS)                                        This pin is a hardware write protect input pin. When
                                                            WP is low, all writes to the array or status register are
A low level on this pin selects the device. A high level    disabled, but any other operation functions normally.
deselects the device and forces it into standby mode.       When WP is high, all functions, including non-volatile
However, a programming cycle which is already initi-        writes operate normally. WP going low at any time will
ated or in progress will be completed, regardless of the    reset the write enable latch and inhibit programming,
CS input signal. If CS is brought high during a program     except when an internal write has already begun. If an
cycle, the device will go in standby mode as soon as        internal write cycle has already begun, WP going low
the programming cycle is complete. As soon as the           will have no effect on the write. See Table 3-2 for Write
device is deselected, SO goes to the high impedance         Protect Functionality Matrix.
state, allowing multiple parts to share the same SPI
bus. A low to high transition on CS after a valid write     2.6 Hold (HOLD)
sequence initiates an internal write cycle. After power-
up, a low level on CS is required prior to any sequence     The HOLD pin is used to suspend transmission to the
being initiated.                                            25xx040 while in the middle of a serial sequence with-
                                                            out having to re-transmit the entire sequence over at a
2.2 Serial Input (SI)                                       later time. It must be held high any time this function is
                                                            not being used. Once the device is selected and a
The SI pin is used to transfer data into the device. It     serial sequence is underway, the HOLD pin may be
receives instructions, addresses, and data. Data is         pulled low to pause further serial communication with-
latched on the rising edge of the serial clock.             out resetting the serial sequence. The HOLD pin must
                                                            be brought low while SCK is low, otherwise the HOLD
2.3 Serial Output (SO)                                      function will not be invoked until the next SCK high to
                                                            low transition. The 25xx040 must remain selected dur-
The SO pin is used to transfer data out of the 25xx040.     ing this sequence. The SI, SCK, and SO pins are in a
During a read cycle, data is shifted out on this pin after  high impedance state during the time the part is
the falling edge of the serial clock.                       paused and transitions on these pins will be ignored.
                                                            To resume serial communication, HOLD must be
2.4 Serial Clock (SCK)                                      brought high while the SCK pin is low, otherwise serial
                                                            communication will not resume. Lowering the HOLD
The SCK is used to synchronize the communication            line at any time will tri-state the SO line.
between a master and the 25xx040. Instructions,
addresses, or data present on the SI pin are latched
on the rising edge of the clock input, while data on the
SO pin is updated after the falling edge of the clock
input.

1997 Microchip Technology Inc.  Preliminary               DS21204A-page 5
25AA040/25LC040/25C040

3.0 FUNCTIONAL DESCRIPTION                                  3.3 Write Sequence

3.1 PRINCIPLES OF OPERATION                                 Prior to any attempt to write data to the 25xx040, the
                                                            write enable latch must be set by issuing the WREN
The 25xx040 is a 512 byte Serial EEPROM designed            instruction (Figure 3-4). This is done by setting CS low
to interface directly with the Serial Peripheral Interface  and then clocking out the proper instruction into the
(SPI) port of many of today's popular microcontroller       25xx040. After all eight bits of the instruction are trans-
families, including Microchip's PIC16C6X/7X micro-          mitted, the CS must be brought high to set the write
controllers. It may also interface with microcontrollers    enable latch. If the write operation is initiated immedi-
that do not have a built-in SPI port by using discrete      ately after the WREN instruction without CS being
I/O lines programmed properly with the software.            brought high, the data will not be written to the array
                                                            because the write enable latch will not have been
The 25xx040 contains an 8-bit instruction register. The     properly set.
part is accessed via the SI pin, with data being clocked
in on the rising edge of SCK. The CS pin must be low        Once the write enable latch is set, the user may pro-
and the HOLD pin must be high for the entire opera-         ceed by setting the CS low, issuing a write instruction,
tion. The WP pin must be held high to allow writing to      followed by the address, and then the data to be writ-
the memory array.                                           ten. Keep in mind that the most significant address bit
                                                            (A8) is included in the instruction byte. Up to 16 bytes
Table 3-1 contains a list of the possible instruction       of data can be sent to the 25xx040 before a write cycle
bytes and format for device operation. The most signif-     is necessary. The only restriction is that all of the bytes
icant address bit (A8) is located in the instruction byte.  must reside in the same page. A page address begins
All instructions, addresses, and data are transferred       with XXXX 0000 and ends with XXXX 1111. If the
MSB first, LSB last.                                        internal address counter reaches XXXX 1111 and the
                                                            clock continues, the counter will roll back to the first
Data is sampled on the first rising edge of SCK after       address of the page and overwrite any data in the
CS goes low. If the clock line is shared with other         page that may have been written.
peripheral devices on the SPI bus, the user can assert
the HOLD input and place the 25xx040 in `HOLD'              For the data to be actually written to the array, the CS
mode. After releasing the HOLD pin, operation will          must be brought high after the least significant bit (D0)
resume from the point when the HOLD was asserted.           of the nth data byte has been clocked in. If CS is
                                                            brought high at any other time, the write operation will
3.2 Read Sequence                                           not be completed. Refer to Figure 3-2 and Figure 3-3
                                                            for more detailed illustrations on the byte write
The part is selected by pulling CS low. The 8-bit read      sequence and the page write sequence respectively.
instruction with the A8 address bit is transmitted to the   While the write is in progress, the status register may
25xx040 followed by the lower 8-bit address (A7             be read to check the status of the WIP, WEL, BP1, and
through A0). After the correct read instruction and         BP0 bits (Figure 3-6). A read attempt of a memory
address are sent, the data stored in the memory at the      array location will not be possible during a write cycle.
selected address is shifted out on the SO pin. The data     When the write cycle is completed, the write enable
stored in the memory at the next address can be read        latch is reset.
sequentially by continuing to provide clock pulses. The
internal address pointer is automatically incremented to
the next higher address after each byte of data is
shifted out. When the highest address is reached
(01FFh), the address counter rolls over to address
0000h allowing the read cycle to be continued indefi-
nitely. The read operation is terminated by raising the
CS pin (Figure 3-1).

TABLE 3-1: INSTRUCTION SET

Instruction Name Instruction Format                                    Description

READ             0000 A8011          Read data from memory array beginning at selected address
WRITE            0000 A8010          Write data to memory array beginning at selected address
WRDI             0000 0100           Reset the write enable latch (disable write operations)

WREN             0000 0110           Set the write enable latch (enable write operations)

RDSR             0000 0101           Read status register

WRSR             0000 0001           Write status register

Note: A8 is the 9th address bit necessary to fully address 512 bytes.

DS21204A-page 6                      Preliminary                        1997 Microchip Technology Inc.
                                  25AA040/25LC040/25C040

FIGURE 3-1: READ SEQUENCE

CS    0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
SCK
       instruction                                lower address byte
   SI
SO    0 0 0 0 A8 0 1 1 A7 6 5 4 3 2 1 A0                             don't care

                                  high impedance                                      data out
                                                                      76543210

FIGURE 3-2: BYTE WRITE SEQUENCE

CS                                                                                                                                                      twc
SCK    0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23

   SI  instruction                lower address byte                  data byte
SO
       0 0 0 0 A8 0 1 0 A7 6 5 4 3 2 1 A0 7 6 5 4 3 2 1 0

                                  high impedance

FIGURE 3-3: PAGE WRITE SEQUENCE

CS    0 1 2 3 4 5 6 7 8 9 10 11 13 14 15 16 17 18 19 20 21 22 23 24
SCK
       instruction                lower address byte                  data byte 1
  SI
       0 0 0 0 A8 0 1 0 A7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0

CS    25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
SCK
       data byte 2                                data byte 3                data byte n (16 max)
  SI                                                                  76543210
       7654321076543210

1997 Microchip Technology Inc.                  Preliminary                      DS21204A-page 7
25AA040/25LC040/25C040

3.4 Write Enable (WREN) and Write                       The following is a list of conditions under which the
          Disable (WRDI)                                write enable latch will be reset:

The 25xx040 contains a write enable latch. See          Power-up
Table 3-3 for the Write Protect Functionality Matrix.    WRDI instruction successfully executed
This latch must be set before any write operation will   WRSR instruction successfully executed
be completed internally. The WREN instruction will set   WRITE instruction successfully executed
the latch, and the WRDI will reset the latch.            WP line is low

FIGURE 3-4: WRITE ENABLE SEQUENCE

                  CS  01234567
                 SCK

                 SI   00000110

                                            high impedance
                 SO

FIGURE 3-5: WRITE DISABLE SEQUENCE

                  CS  01234567
                 SCK

                 SI   0 0 0 0 0 1 10 0

                                            high impedance
                 SO

DS21204A-page 8       Preliminary                            1997 Microchip Technology Inc.
                                                  25AA040/25LC040/25C040

3.5 Read Status Register (RDSR)                               3.6 Write Status Register(WRSR)

The RDSR instruction provides access to the status            The WRSR instruction allows the user to select one of
register. The status register may be read at any time,        four levels of protection for the array by writing to the
even during a write cycle. The status register is format-     appropriate bits in the status register. The array is
ted as follows:                                               divided up into four segments. The user has the ability
                                                              to write protect none, one, two, or all four of the seg-
7654 3                            2  1            0           ments of the array. The partitioning is controlled as
                                                              illustrated in Table 3-2.
X X X X BP1 BP0 WEL WIP
                                                              See Figure 3-7 for WRSR timing sequence
The Write-In-Process (WIP) bit indicates whether the
25xx040 is busy with a write operation. When set to a         TABLE 3-2: ARRAY PROTECTION
`1' a write is in progress, when set to a `0' no write is in
progress. This bit is read only.                                     BP1  BP0                    Array Addresses
                                                                                                 Write Protected
The Write Enable Latch (WEL) bit indicates the status
of the write enable latch. When set to a `1' the latch               0    0                      none
allows writes to the array, when set to a `0' the latch
prohibits writes to the array. The state of this bit can             0    1                          upper 1/4
always be updated via the WREN or WRDI commands                                                  (0180h - 01FFh)
regardless of the state of write protection on the status
register. This bit is read only.                                     1    0                          upper 1/2
                                                                                                 (0100h - 01FFh)
The Block Protection (BP0 and BP1) bits indicate
which blocks are currently write protected. These bits               1    1                               all
are set by the user issuing the WRSR instruction.                                                (0000h - 01FFh)
These bits are non-volatile.

See Figure 3-6 for RDSR timing sequence

FIGURE 3-6: READ STATUS REGISTER SEQUENCE

CS     0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
SCK
                      instruction
   SI   0 00 00 1 01
SO
                                  high impedance                      data from status register
                                                              7 6 54 3 2 10

FIGURE 3-7: WRITE STATUS REGISTER SEQUENCE

CS     0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
SCK
                                     instruction                     data to status register
   SI
SO     0 00 00 0 01 7 6 54 3 2 10

                                                     high impedance

1997 Microchip Technology Inc.                     Preliminary                                 DS21204A-page 9
25AA040/25LC040/25C040

3.7 Data Protection                                    3.8 Power On State

The following protection has been implemented to pre-  The 25xx040 powers on in the following state:
vent inadvertent writes to the array:                   The device is in low power standby mode (CS= 1).
                                                       The write enable latch is reset.
The write enable latch is reset on power-up.          SO is in high impedance state.
A write enable instruction must be issued to set      A low level on CS is required to enter active state.

   the write enable latch.                             .
After a byte write, page write, or status register

   write, the write enable latch is reset.
CS must be set high after the proper number of

   clock cycles to start an internal write cycle.
Access to the array during an internal write cycle

   is ignored and programming is continued.
The write enable latch is reset when the WP pin is

   low.

TABLE 3-3:        WRITE PROTECT FUNCTIONALITY MATRIX
        WP
       Low        WEL  Protected Blocks                Unprotected Blocks  Status Register
       High                                                                    Protected
       High       X    Protected                       Protected               Protected
                                                       Protected                Writable
                  0    Protected                       Writable

                  1    Protected

DS21204A-page 10                  Preliminary                               1997 Microchip Technology Inc.
                                               25AA040/25LC040/25C040

25AA040/25LC040/25C040 PRODUCT IDENTIFICATION SYSTEM

To order or obtain information, e.g., on pricing or delivery, refer to the factory or the listed sales office.

25xx040 --  /P

                                  Package:       P = Plastic DIP (300 mil Body), 8-lead
                                               SN = Plastic SOIC (150 mil Body), 8-lead
                                               ST = TSSOP, 8-lead

                                  Temperature  Blank = 0C to +70C
                                  Range:             I = 40C to +85C
                                                    E = 40C to +125C

                                  Devices:        25AA040   4096 bit 1.8V SPI Serial EEPROM
                                                 25AA040T   4096 bit 1.8V SPI Serial EEPROM Tape and Reel
                                                25AA040X    4096 bit 1.8V SPI Serial EEPROM
                                                            in alternate pinout (ST only)
                                               25AA040XT    4096 bit 1.8V SPI Serial EEPROM
                                                            in alternate pinout Tape and Reel (ST only)
                                                   25LC040  4096 bit 2.5V SPI Serial EEPROM
                                                 25LC040T   4096 bit 2.5V SPI Serial EEPROM Tape and Reel
                                                 25LC040X   4096 bit 2.5V SPI Serial EEPROM
                                                            in alternate pinout (ST only)
                                               25LC040XT    4096 bit 2.5V SPI Serial EEPROM
                                                            in alternate pinout Tape and Reel (ST only)
                                                    25C040  4096 bit 5.0V SPI Serial EEPROM
                                                  25C040T   4096 bit 5.0V SPI Serial EEPROM Tape and Reel
                                                  25C040X   4096 bit 5.0V SPI Serial EEPROM
                                                            in alternate pinout (ST only)
                                                25C040XT    4096 bit 5.0V SPI Serial EEPROM
                                                            in alternate pinout Tape and Reel (ST only)

Sales and Support

Data Sheets
Products supported by a preliminary Data Sheet may have an errata sheet describing minor operational differences and recom-
mended workarounds. To determine if an errata sheet exists for a particular device, please contact one of the following:
1. Your local Microchip sales office.
2. The Microchip Corporate Literature Center U.S. FAX: (602) 786-7277.
3. The Microchip's Bulletin Board, via your local CompuServe number (CompuServe membership NOT required).

1997 Microchip Technology Inc.               Preliminary               DS21204A-page 11
                  WORLDWIDE SALES & SERVICE

AMERICAS                              ASIA/PACIFIC                             EUROPE

Corporate Office                      Hong Kong                                United Kingdom

Microchip Technology Inc.             Microchip Asia Pacific                   Arizona Microchip Technology Ltd.
2355 West Chandler Blvd.              RM 3801B, Tower Two                      Unit 6, The Courtyard
Chandler, AZ 85224-6199               Metroplaza                               Meadow Bank, Furlong Road
Tel: 602-786-7200 Fax: 602-786-7277   223 Hing Fong Road                       Bourne End, Buckinghamshire SL8 5AJ
Technical Support: 602 786-7627       Kwai Fong, N.T., Hong Kong               Tel: 44-1628-851077 Fax: 44-1628-850259
Web: http://www.microchip.com         Tel: 852-2-401-1200 Fax: 852-2-401-3431
                                                                               France
Atlanta                               India
                                                                               Arizona Microchip Technology SARL
Microchip Technology Inc.             Microchip Technology India               Zone Industrielle de la Bonde
500 Sugar Mill Road, Suite 200B       No. 6, Legacy, Convent Road              2 Rue du Buisson aux Fraises
Atlanta, GA 30350                     Bangalore 560 025, India                 91300 Massy, France
Tel: 770-640-0034 Fax: 770-640-0307   Tel: 91-80-229-0061 Fax: 91-80-229-0062  Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79

Boston                                Korea                                    Germany

Microchip Technology Inc.             Microchip Technology Korea               Arizona Microchip Technology GmbH
5 Mount Royal Avenue                  168-1, Youngbo Bldg. 3 Floor             Gustav-Heinemann-Ring 125
Marlborough, MA 01752                 Samsung-Dong, Kangnam-Ku                 D-81739 Mchen, Germany
Tel: 508-480-9990 Fax: 508-480-8575   Seoul, Korea                             Tel: 49-89-627-144 0 Fax: 49-89-627-144-44
                                      Tel: 82-2-554-7200 Fax: 82-2-558-5934
Chicago                                                                        Italy
                                      Shanghai
Microchip Technology Inc.                                                      Arizona Microchip Technology SRL
333 Pierce Road, Suite 180            Microchip Technology                     Centro Direzionale Colleone
Itasca, IL 60143                      RM 406 Shanghai Golden Bridge Bldg.      Palazzo Taurus 1 V. Le Colleoni 1
Tel: 630-285-0071 Fax: 630-285-0075   2077 Yan'an Road West, Hongiao District  20041 Agrate Brianza
                                      Shanghai, PRC 200335                     Milan, Italy
Dallas                                Tel: 86-21-6275-5700                     Tel: 39-39-6899939 Fax: 39-39-6899883
                                      Fax: 86 21-6275-5060
Microchip Technology Inc.                                                      JAPAN
14651 Dallas Parkway, Suite 816       Singapore
Dallas, TX 75240-8809                                                          Microchip Technology Intl. Inc.
Tel: 972-991-7177 Fax: 972-991-8588   Microchip Technology Taiwan              Benex S-1 6F
                                      Singapore Branch                         3-18-20, Shin Yokohama
Dayton                                200 Middle Road                          Kohoku-Ku, Yokohama
                                      #10-03 Prime Centre                      Kanagawa 222 Japan
Microchip Technology Inc.             Singapore 188980                         Tel: 81-4-5471- 6166 Fax: 81-4-5471-6122
Two Prestige Place, Suite 150         Tel: 65-334-8870 Fax: 65-334-8850
Miamisburg, OH 45342                                                                                                                5/8/97
Tel: 937-291-1654 Fax: 937-291-9175   Taiwan, R.O.C

Los Angeles                           Microchip Technology Taiwan
                                      10F-1C 207
Microchip Technology Inc.             Tung Hua North Road
18201 Von Karman, Suite 1090          Taipei, Taiwan, ROC
Irvine, CA 92612                      Tel: 886 2-717-7175 Fax: 886-2-545-0139
Tel: 714-263-1888 Fax: 714-263-1338
                                      M
New York

Microchip Technology Inc.
150 Motor Parkway, Suite 416
Hauppauge, NY 11788
Tel: 516-273-5305 Fax: 516-273-5335

San Jose

Microchip Technology Inc.
2107 North First Street, Suite 590
San Jose, CA 95131
Tel: 408-436-7950 Fax: 408-436-7955

Toronto

Microchip Technology Inc.
5925 Airport Road, Suite 200
Mississauga, Ontario L4V 1W1, Canada
Tel: 905-405-6279 Fax: 905-405-6253

                  All rights reserved. 1997, Microchip Technology Incorporated, USA. 6/97

                                      Printed on recycled paper.

Information contained in this publication regarding device applications and the like is intended for suggestion only and may be superseded by updates. No representation or
warranty is given and no liability is assumed by Microchip Technology Incorporated with respect to the accuracy or use of such information, or infringement of patents or other
intellectual property rights arising from such use or otherwise. Use of Microchip's products as critical components in life support systems is not authorized except with express
written approval by Microchip. No licenses are conveyed, implicitly or otherwise, under any intellectual property rights. The Microchip logo and name are registered trademarks
of Microchip Technology Inc. in the U.S.A. and other countries. All rights reserved. All other trademarks mentioned herein are the property of their respective companies.

DS21204A-page 12                      Preliminary                               1997 Microchip Technology Inc.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

25AA040器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved