datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

1L8980ADWRG4

器件型号:1L8980ADWRG4
器件类别:半导体    逻辑   
文件大小:8772.91KB,共10页
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档

器件描述

Specialty Function Logic Embedded Test-Bus Controllers

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Texas Instruments
产品种类:
Product Category:
Specialty Function Logic
RoHS:YES
系列:
Series:
SN74LVT8980A
封装 / 箱体:
Package / Case:
SOIC-24
封装:
Packaging:
Cut Tape
封装:
Packaging:
Reel
商标:
Brand:
Texas Instruments
产品类型:
Product Type:
Specialty Function Logic
工厂包装数量:
Factory Pack Quantity:
2000
子类别:
Subcategory:
Logic ICs
单位重量:
Unit Weight:
0.022025 oz

文档预览

1L8980ADWRG4器件文档内容

                                                           SN54LVT8980A, SN74LVT8980A
                                                 EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                         SCBS755B - APRIL 2002 - REVISED MARCH 2004

D Members of Texas Instruments Broad              SN54LVT8980A . . . JT PACKAGE
                                                  SN74LVT8980A . . . DW PACKAGE
     Family of Testability Products Supporting
     IEEE Std 1149.1-1990 (JTAG) Test Access                     (TOP VIEW)
     Port (TAP) and Boundary-Scan Architecture
                                                                                                  STRB 1      24 A0
D Provide Built-In Access to IEEE Std 1149.1                                                         R/W 2    23 A1
                                                                                                       D0 3   22 A2
     Scan-Accessible Test/Maintenance                                                                  D1 4   21 RDY
     Facilities at Board and System Levels                                                             D2 5   20 TDO
                                                                                                       D3 6   19 VCC
D While Powered at 3.3 V, the TAP Interface Is                                                      GND 7     18 TCK
                                                                                                       D4 8   17 TMS
     Fully 5-V Tolerant for Mastering Both 5-V                                                         D5 9   16 TRST
     and/or 3.3-V IEEE Std 1149.1 Targets                                                              D6 10  15 TDI
                                                                                                       D7 11  14 RST
D Simple Interface to Low-Cost 3.3-V                                                                          13 TOE
                                                                                                  CLKIN 12
     Microprocessors/Microcontrollers Via 8-Bit
     Asynchronous Read/Write Data Bus             SN54LVT8980A . . . FK PACKAGE
                                                                 (TOP VIEW)
D Easy Programming Via Scan-Level
                                                                                                      D0
     Command Set and Smart TAP Control                                                                    R/W
                                                                                                              STRB
D Transparently Generate Protocols to                                                                             NC
                                                                                                                      A0
     Support Multidrop TAP Configurations                                                                                 A1
     Using TI's Addressable Scan Port                                                                                         A2

D Flexible TCK Generator Provides                   D1                                            5 4 3 2 1 28 27 2625              RDY
                                                    D2                                                                              TDO
     Programmable Division, Gated-TCK, and          D3                                            6                        24       VCC
     Free-Running-TCK Modes                         NC                                                                              NC
                                                  GND                                             7                        23       TCK
D Discrete TAP Control Mode Supports                D4                                                                              TMS
                                                    D5                                            8                        22       TRST
     Arbitrary TMS/TDI Sequences for
     Noncompliant Targets                                                                         9                        21

D Programmable 32-Bit Test Cycle Counter                                                          10                       20

     Allows Virtually Unlimited Scan/Test Length                                                  11                       19
                                                                                                     12 13 14 15 16 17 18
D Accommodate Target Retiming (Pipeline)
                                                                                                      D6
     Delays of up to 15 TCK Cycles                                                                        D7
                                                                                                              CLKIN
D Test Output Enable (TOE) Allows for                                                                             NC
                                                                                                                       TOE
     External Control of TAP Signals                                                                                       RST
                                                                                                                               TDI
D High-Drive Outputs (-32-mA IOH, 64-mA IOL)
                                                  NC - No internal connection
     at TAP Support Backplane Interface and/or
     High Fanout

description

       The 'LVT8980A embedded test-bus controllers (eTBCs) are members of the TI broad family of testability
       integrated circuits. This family of devices supports IEEE Std 1149.1-1990 boundary scan to facilitate testing of
       complex circuit assemblies. Unlike most other devices of this family, the eTBCs are not boundary-scannable
       devices; rather, their function is to master an IEEE Std 1149.1 (JTAG) test access port (TAP) under the command
       of an embedded host microprocessor/microcontroller. Thus, the eTBCs enable the practical and effective use
       of the IEEE Std 1149.1 test-access infrastructure to support embedded/built-in test, emulation, and
       configuration/maintenance facilities at board and system levels.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

UNLESS OTHERWISE NOTED this document contains PRODUCTION                                              Copyright  2004, Texas Instruments Incorporated
DATA information current as of publication date. Products conform to                                  On products compliant to MILPRF38535, all parameters are tested
specifications per the terms of Texas Instruments standard warranty.                                  unless otherwise noted. On all other products, production
Production processing does not necessarily include testing of all                                     processing does not necessarily include testing of all parameters.
parameters.
                                                                                                                                                               1
                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

description (continued)

       The eTBCs master all TAP signals required to support one 4- or 5-wire IEEE Std 1149.1 serial test bus: test clock
       (TCK), test mode select (TMS), test data input (TDI), test data output (TDO), and test reset (TRST). All such
       signals can be connected directly to the associated target IEEE Std 1149.1 devices without need for additional
       logic or buffering. However, as well as being directly connected, the TMS, TDI, and TDO signals can be
       connected to distant target IEEE Std 1149.1 devices via a pipeline, with a retiming delay of up to 15 TCK cycles;
       the eTBCs automatically handle all associated serial-data justification.

       Conceptually, the eTBCs operate as simple 8-bit memory- or I/O-mapped peripherals to a
       microprocessor/microcontroller (host). High-level commands and parallel data are passed to/from the eTBCs
       via their generic host interface, which includes an 8-bit data bus (D7-D0) and a 3-bit address bus (A2-A0).
       Read/write select (R/W) and strobe (STRB) signals are implemented so that the critical host-interface timing
       is independent of the CLKIN period. An asynchronous ready (RDY) indicator is provided to hold off, or insert
       wait states into, a host read/write cycle when the eTBCs cannot respond immediately to the requested
       read/write operation.

       High-level commands are issued by the host to cause the eTBCs to generate the TMS sequences necessary
       to move the test bus from any stable TAP-controller state to any other such stable state, to scan instruction or
       data through test registers in target devices, and/or to execute instructions in the Run-Test/Idle TAP state. A
       32-bit counter can be programmed to allow a predetermined number of scan or execute cycles.

       During scan operations, serial data that appears at the TDI input is transferred into a serial to 4 8-bit-parallel
       first-in/first-out (FIFO) read buffer, which then can be read by the host to obtain the return serial-data stream
       up to eight bits at a time. Serial data that is to be transmitted from the TDO output is written by the host, up to
       eight bits at a time, to a 4 8-bit parallel-to-serial FIFO write buffer.

       In addition to such simple state-movement, scan, and run-test operations, the eTBCs support several additional
       commands that provide for input-only scans, output-only scans, recirculate scans (in which TDI is mirrored back
       to TDO), and a scan mode that generates the protocols used to support multidrop TAP configurations using TI's
       addressable scan port. Two loopback modes also are supported that allow the microprocessor/microcontroller
       host to monitor the TDO or TMS data streams output by the eTBCs.

       The eTBCs' flexible clocking architecture allows the user to choose between free-running (in which the TCK
       always follows CLKIN) and gated modes (in which the TCK output is held static except during state-move,
       run-test, or scan cycles) as well as to divide down TCK from CLKIN. A discrete mode also is available in which
       the TAP is driven strictly by read/write cycles under full control of the microprocessor/microcontroller host.
       These features ensure that virtually any IEEE Std 1149.1 target device or device chain can be serviced by the
       eTBCs, even where such may not fully comply to IEEE Std 1149.1.

       While most operations of the eTBCs are synchronous to CLKIN, a test-output enable (TOE) is provided for
       output control of the TAP outputs, and a reset (RST) input is provided for hardware reset of the eTBCs. The
       former can be used to disable the eTBCs so that an external controller can master the associated IEEE Std
       1149.1 test bus.

                                                                          ORDERING INFORMATION

   TA                                                                     PACKAGE   ORDERABLE                           TOP-SIDE
                                                                                   PART NUMBER                          MARKING

   -40C to 85C  SOIC - DW                                               Tube     SN74LVT8980ADW LVT8980A
                  SOIC - DWR
                                                                          Tape and reel SN74LVT8980ADWR LVT8980A

                  CDIP - JT                                               Tube     SNJ54LVT8980AJT SNJ54LVT8980AJT

   -55C to 125C CFP - W                                                 Tube     SNJ54LVT8980AW                       SNJ54LVT8980AW

                  LCCC - FK                                               Tube     SNJ54LVT8980AFK SNJ54LVT8980AFK

    Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines

   are available at www.ti.com/sc/package.

PRODUCT PREVIEW information concerns products in the formative or
design phase of development. Characteristic data and other
specifications are design goals. Texas Instruments reserves the right to
change or discontinue these products without notice.

2                                                                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

functional block diagram

                  VCC

          14                                                                          21  RDY
  RST                                                                         VCC

                VCC                                                           15
          1                                                                          TDI
STRB

                                                     TDI
                                                   Buffer

           2                                        TDO                       20
   R/W                                             Buffer                            TDO

           22-24       Host
A2-A0                Interface

                                Command/
                                  Control

                                                   TAP-State                  17
                                                   Generator                         TMS

           11-8,

           6-3
D7-D0

                                                                              18
                                                                                     TCK

                     Discrete Control

           12                                          TCK                    16
CLKIN                                              Generator                         TRST

                  VCC

           13
   TOE

Pin numbers shown are for the DW and JT packages.

                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                   3
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

             Terminal Functions

   TERMINAL                                                                         DESCRIPTION
      NAME
      A2-A0  Address inputs. A2-A0 form the 3-bit address bus that interfaces the eTBC to its microprocessor/microcontroller host. These
      CLKIN  inputs directly index the eTBC register to be accessed (read from or written to).
      D7-D0
       GND   Clock input. CLKIN is the system clock input for the eTBC. Most operations of the eTBC are synchronous to CLKIN. Internally,
       RDY   the CLKIN signal is divided by a programmable divisor to generate TCK.

       RST   Data inputs/outputs. D7-D0 form the 8-bit bidirectional data bus that interfaces the eTBC to its microprocessor/microcontroller
             host. Data in the eTBC registers is accessed (read or written) using this data bus. D7 is considered the most-significant bit
       R/W   (MSB), while D0 is considered the least-significant bit (LSB).
      STRB
       TCK   Ground

        TDI  Ready output. RDY is used to indicate to the microprocessor/microcontroller host whether or not the eTBC is ready to service
       TDO   the access (read or write) operation that currently is being requested. If RDY remains high following the initiation of an access
       TMS   cycle (STRB negative edge) the eTBC is ready. Otherwise, if RDY goes low following the initiation of an access cycle (STRB
       TOE   negative edge), the eTBC is not ready. In cases where the eTBC is not ready, subsequent processing in the eTBC may clear
             the not-ready state, which allows RDY to return high before the end of the access cycle. In any event, the RDY output returns
      TRST   high, upon the termination of any access cycle (STRB positive edge).
       VCC
             Reset input. RST is used to initiate asynchronous reset of the eTBC. Assertion (low) of RST places the eTBC in a reset state,
             from which it does not exit until RST is released (high). While RST is low, the eTBC ignores host writes, the RDY, TDO, TMS,
             and TRST outputs that are high, while TCK outputs CLKIN/16. An internal pullup forces RST to a high level if it has no external
             connection.

             Read/write select. R/W is used by the microprocessor/microcontroller host to instruct the eTBC as to whether it is to perform
             read access (R/W high) or write access (R/W low). While R/W is high and STRB is low, the D7-D0 outputs are enabled to drive
             low and/or high logic levels onto the host data bus. Otherwise, while R/W is low, the D7-D0 outputs are disabled to the
             high-impedance state so that the host data bus can drive to the eTBC.

             Read/write strobe. STRB is used by the microprocessor/microcontroller host to instruct the eTBC to initiate (STRB negative
             edge) or terminate/conclude (STRB positive edge) an access (read or write) operation. An internal pullup forces STRB to a
             high level if it has no external connection.

             Test clock. TCK transmits the TCK signal required by the eTBC IEEE Std 1149.1 target(s). All operations of the TAP are
             synchronous to TCK. Generally, the TCK signal is generated internally by the eTBC by division of CLKIN by a programmable
             divisor. Alternatively, when the eTBC is in its discrete-control mode, a rising edge of TCK is generated on a read to the
             discrete-control register, while a falling edge is generated on a write to the discrete-control register.

             Test data input. TDI receives the TDI signal output by the eTBC IEEE Std 1149.1 target(s). It is the serial input for shifting test
             data from the target(s); it is sampled on the rising edge of TCK and is expected to be transferred from the target(s) on the falling
             edge of TCK. An internal pullup forces TDI to a high level if it has no external connection.

             Test data output. TDO transmits the TDO signal required by the eTBC IEEE Std 1149.1 target(s). It is the serial output for shifting
             test data to the target(s); it is transferred on the falling edge of TCK and is sampled in the target on the rising edge of TCK.

             Test mode select. TMS transmits the TMS signal required by the eTBC IEEE Std 1149.1 target(s). It is the one control signal
             that directs the next TAP-controller state of the target(s). It is transferred from the eTBC on the falling edge of TCK and is
             sampled in the target(s) on the rising edge of TCK.

             Test-output enable. TOE is the active-low output enable for the eTBC TAP outputs (TCK, TDO, TMS, TRST). When TOE is
             inactive (high) the TAP outputs are disabled to a high-impedance state. Otherwise, when TOE is active (low), the TAP outputs
             are enabled to drive low and/or high logic levels according to other eTBC functions. An internal pullup forces TOE to a high
             level if it has no external connection.

             Test reset. TRST transmits the TRST signal that may be required by some of the eTBC IEEE Std 1149.1 target(s). A low signal
             at TRST is intended to initiate asynchronous test reset of the connected target(s). Such a low signal at TRST is generated only
             when the microprocessor/microcontroller host writes an appropriate value into the eTBC command register or, while the eTBC
             is in discrete-control mode, into the discrete-control register.

             Supply voltage

4             POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                           SN54LVT8980A, SN74LVT8980A
                                                 EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                         SCBS755B - APRIL 2002 - REVISED MARCH 2004

application information

In application, the eTBC is used to master a single IEEE Std 1149.1 TAP under the control of a
microprocessor/microcontroller host. A typical implementation is shown in Figure 1.

Microprocessor/                RST  'LVT8980A         TCK                    IEEE
Microcontroller              STRB      eTBC           TMS               Std 1149.1-
                                                      TDO               Compliant
       (Host)                  R/W                    TDI              Device Chain
                               RDY                    TRST
                            A2-A0                                         (Target)
                         D7-D0

                         CLKIN                 TOE

OSC                      CS                           GND
                                    Program/Vector
                                          Memory
                                       (ROM/RAM)
                                    (If/As Required)

                                                 Figure 1. eTBC Application

All signals required to master IEEE Std 1149.1-compliant devices--TCK, TMS, TDO, TDI--are
sourced/received by the eTBC. The eTBC also can source the optional TRST signal. Additionally, the eTBC
implements high-drive output buffers, allowing it to interface directly to on- or off-board targets without need for
buffering or other additional logic.

The eTBC generic host interface allows it to act as a simple 8-bit memory- or I/O-mapped peripheral. As shown
in Figure 1, for many choices of host microprocessor/microcontroller, this interface can be accomplished without
additional logic. While the eTBC requires a clock input (CLKIN), in many cases it can be driven from the same
source that provides a clock signal to the host.

Thus, in combination with the host microprocessor/microcontroller, the eTBC can be used to implement a
two-chip embedded test control function supporting board- and system-level built-in test based on structured
IEEE Std 1149.1 test access. In some cases, for additional program and/or test vector storage, an external
ROM/RAM may be required.

By use of the eTBC in such an embedded test control function, the host microprocessor/microcontroller is freed
from the burden of generating the TAP-state sequences, serializing the outgoing bit stream, and deserializing
the incoming bit stream. All such tasks are implemented in the eTBC, allowing the host to operate at full 8-bit
parallel efficiency, host software to operate at the level of discrete scan operations versus the level of TAP
manipulation, and test throughput to be maximized. The eTBC's full suite of data-scan and instruction-scan
commands ensure that the host software operates efficiently.

Host efficiency and flexibility also is maximized through the eTBC's fully visible status and implementation of
the ready (RDY) output. RDY goes inactive during a read or write access if the host-requested access cannot
be performed immediately. Thus, it can be used to insert hold or wait states back to the host. When the condition
blocking the access clears, the requested access completes. Additionally, all conditions that can cause such
a blocking condition are updated continuously in the eTBC status and command registers. Thus, the host
software can poll the eTBC status, rather than implement RDY in hardware.

                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265                5
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

application information (continued)

       The eTBC also provides several capabilities that support special target application requirements. The eTBC
       TOE allows its master function to be disabled so that another device (an external tester, for example) can control
       the target TAP. Where required, due to target noncompliance or sensitivity to state sequencing, discrete-control
       mode provides the host software with arbitrary control of TMS and TDO sequences. Also, where targets may
       be sensitive to leaving Shift-DR state during scan operation, gated-TCK mode allows the TCK output to be
       stopped, rather than cycling the target TAP state to Pause-DR state, when service to TDI buffer or TDO buffer
       is required.

       Where target devices are extremely distant (due to cabling, etc.), pipelining can be implemented at intervals
       along the incoming or outgoing paths to retime (deskew) the TDI, TDO, and TMS signals. An example is shown
       in Figure 2. In such applications, the eTBC automatically can adjust the incoming test-data bit stream to account
       for cycle delays introduced by the pipeline.

              TCK

   'LVT8980A  TMS    C1                                            Distant
      eTBC    TDO                                                   IEEE
              TDI  1D                                                Std
                   1D
                                                                   1149.1-
                              1D                                 Compliant

                                                                   Device
                                                                    Chain

                                             Figure 2. Retimed Interface to Target

   Also, in gated-TCK mode, special scan commands provide transparent support for addressable shadow
   protocols. Thus, in conjunction with its high-drive outputs, the eTBC can fully support multidrop backplane TAP
   configurations implemented with TI addressable scan ports (ASPs). Figure 3 shows a multidrop TAP
   configuration in a passive-backplane application implemented with a centralized (one eTBC per chassis/rack)
   test-control architecture, while Figure 4 shows a passive-backplane application implemented with a distributed
   (eTBC per module) test-control architecture. Figure 5 shows a multidrop TAP configuration in an
   active-backplane (motherboard) application.

6                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                               SN54LVT8980A, SN74LVT8980A
                                                                     EMBEDDED TESTBUS CONTROLLERS
                    IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                             SCBS755B - APRIL 2002 - REVISED MARCH 2004

Plug-In Module                                    Plug-In Module                                Plug-In Module

IEEE Std 1149.1-Compliant
         Device Chain

                         STDI                     IEEE Std 1149.1-Compliant                     IEEE Std 1149.1-Compliant
                             STCK                          Device Chain                                  Device Chain
                                  STMS
                                      STDO
                                           STRST

Microprocessor/           ASP
   Microcontroller
                         PTDO                     STDI                                          STDI
      (Host)                 PTCK                     STCK                                          STCK
                                  PTMS                     STMS                                          STMS
                                      PTDI                     STDO                                          STDO
                                           PTRST                    STRST                                         STRST

                    TDI

                    TCK                           ASP                                           ASP

'LVT8980A           TMS
   eTBC
                    TDO

                    TRST                          PTDO                                          PTDO
                                                      PTCK                                          PTCK
                                                           PTMS                                          PTMS
                                                               PTDI                                          PTDI
                                                                    PTRST                                         PTRST

                                                                                                                                                                            To
                                                                                                                                                                            Other
                                                                                                                                                                            Modules

                                                                               Passive Backplane

Figure 3. Passive-Backplane Application With Centralized (eTBC Per Chassis) Test-Control Architecture

                                                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                                       7
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

   Plug-In Module                                    Plug-In Module                                    Plug-In Module

   IEEE Std 1149.1-Compliant                         IEEE Std 1149.1-Compliant                         IEEE Std 1149.1-Compliant
            Device Chain                                      Device Chain                                      Device Chain

                            STDI                                              STDI                                              STDI
                                STCK                                              STCK                                              STCK
                                     STMS                                              STMS                                              STMS
                                         STDO                                              STDO                                              STDO
                                              STRST                                             STRST                                             STRST

   Microprocessor/           ASP                     Microprocessor/           ASP                     Microprocessor/           ASP
      Microcontroller                                   Microcontroller                                   Microcontroller
                            PTDO                                              PTDO                                              PTDO
         (Host)                 PTCK                       (Host)                 PTCK                       (Host)                 PTCK
                                     PTMS                                              PTMS                                              PTMS
                                         PTDI                                              PTDI                                              PTDI
                                              PTRST                                             PTRST                                             PTRST

                       TDI                                               TDI                                               TDI

                       TCK                                               TCK                                               TCK

   'LVT8980A           TMS                           'LVT8980A           TMS                           'LVT8980A           TMS
      eTBC                                              eTBC                                              eTBC
                       TDO                                               TDO                                               TDO

                       TRST                                              TRST                                              TRST

           To                                                                                                                                            To
       Other                                                                                                                                             Other
   Modules                                                                                                                                               Modules

                                                                               Passive Backplane

   Figure 4. Passive-Backplane Application With Distributed Test-Control (eTBC Per Card) Architecture

8                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                               SN54LVT8980A, SN74LVT8980A
                                                                     EMBEDDED TESTBUS CONTROLLERS
                    IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                             SCBS755B - APRIL 2002 - REVISED MARCH 2004

                                            Plug-In Module           Plug-In Module       Plug-In Module

                                                   IEEE                     IEEE                 IEEE
                                                    Std                      Std                  Std
                                           1149.1-Compliant         1149.1-Compliant     1149.1-Compliant
                                             Device Chain             Device Chain         Device Chain

                                           STDI                     STDI
                                               STCK                     STCK
                                                    STMS                     STMS
                                                        STDO                     STDO
                                                             STRST                    STRST
                                                                                                         STDI
                                                                                                             STCK
                                                                                                                  STMS
                                                                                                                      STDO
                                                                                                                           STRST

                                           ASP                      ASP                  ASP

                                           PTDO                     PTDO
                                               PTCK                     PTCK
                                                    PTMS                     PTMS
                                                        PTDI                     PTDI
                                                             PTRST                    PTRST
                                                                                                         PTDO
                                                                                                             PTCK
                                                                                                                  PTMS
                                                                                                                      PTDI
                                                                                                                           PTRST

Microprocessor/                      TDI                                                                                          To
   Microcontroller                   TCK                                                                                          Other
                    'LVT8980A TMS                                                                                                 Modules
      (Host)           eTBC TDO
                                     TRST

                                           Active Backplane (Motherboard)

                    Figure 5. Active-Backplane (Motherboard) Application

architecture

       Conceptually, the eTBC can be viewed as an IEEE Std 1149.1 coprocessor/accelerator that operates in
       conjunction with (and under the control of) a host microprocessor/microcontroller. The eTBC implements this
       function using an 8-bit generic host interface and a scan-test-based command/control architecture. As shown
       in the functional block diagram, beyond these fundamental elements and another central block supporting
       discrete-control mode, the eTBC functions are accomplished in four additional blocks--one for each of the
       required TAP signals--a TCK generator, a TAP-state (TMS) generator, a TDO buffer, and a TDI buffer.

host interface

       The eTBC host interface is implemented generically on an 8-bit read/write data bus (D7-D0). Three address
       (A2-A0) pins directly index the eTBC's eight read/write registers: configurationA, configurationB, status,
       command, TDO buffer, TDI buffer, counter, and discrete control. The register address map is given in Table 1.

host access timing

       Host access timing is asynchronous to the clock input (CLKIN) and is fully controlled by the read/write strobe
       (STRB). The read/write select (R/W) serves to control the direction of data flow on the bidirectional data bus.
       Figure 6 shows the read access timing, while Figure 7 shows the write access timing. As shown, for either read
       or write access, R/W and address signals should be held constant while STRB is low.

       For read access (R/W high), the eTBC data bus outputs are made active, on the falling edge of STRB, to drive
       the data contained in the eTBC register selected by address (A2-A0). Otherwise, when STRB is high, the eTBC
       data outputs are at high impedance. Therefore, in many applications, the R/W signal can be shared with other
       host peripherals (ROM or RAM, for example), while the STRB signal is generated separately (by discrete
       chip-select signals available from the host or a decode logic) for each required peripheral.

                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                    9
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

host access timing (continued)

       For write access (R/W low), the eTBC data outputs remain at high impedance, independent of STRB. During
       write access, the register selected by the address (A2-A0) inputs latches the values from the data bus on the
       rising edge of STRB.

       RDY from the host interface can be used, where the selected microprocessor/microcontroller supports it, to
       insert wait or hold states back to the host. If a host-requested access cannot be performed immediately, RDY
       goes inactive (low) during that given access. When the condition blocking the access clears, RDY goes active
       (high) and the eTBC grants the requested access. Alternatively, where such hardware-generated hold or wait
       states are not supported in the selected microprocessor/microcontroller host, the eTBC status and/or command
       registers can be polled to determine its readiness to grant a given read or write access.

       Conditions that cause a host access to be blocked (and RDY to become inactive) are limited to the following:

      D While the TDI buffer is empty, as indicated in status register (bit 7, TDIS), a requested read to TDI-buffer

            register generates RDY inactive; this condition clears, RDY goes active, and the requested access
            completes when the TDI buffer no longer is empty. Data on the data bus (D7-D0) is invalid while RDY is
            inactive. The correct data value will be latched onto the bus when RDY becomes active.

      D While the TDO buffer is full or is being reset upon initiation of a scan command, as indicated in status register

            (bit 6, TDOS), a requested write to TDO-buffer register generates RDY inactive; this condition clears, RDY
            goes active, and the requested access completes when the TDO buffer no longer is full or the TDO-buffer
            reset completes, as applicable.

      D While a command is in progress, as indicated by a nonzero value in the opcode field (bits 3-0, OPCOD)

            of the command register, a requested write to command, configurationA, configurationB, or counter
            registers generate RDY inactive. This condition clears, RDY goes active, and the requested access is
            complete when the previously specified command finishes. The sole exception is the writing of a logic 1 into
            the software reset (bit 7, SWRST) bit of the command register, which is never blocked.

      D While a full-duplex scan command is in progress and the number of retiming-delay bits is other than zero,

            the number of writes to the TDO-buffer register may not exceed, by more than 4, the number of reads to
            the TDI-buffer register. A write to the TDO-buffer register that does exceed this limit is blocked and
            generates RDY inactive indefinitely; the TDI-buffer register must be read before another write to the
            TDO-buffer register.

      D There also may be cases when the condition blocking the access does not clear. This might occur when

            trying to read the TDI buffer when empty and no bits are shifted into the TDI buffer before the host wait state
            times out. In this case, the host may abort the read or write access by taking STRB high while RDY is low.
            If the read/write access is terminated, the user should verify that a read/write did not occur. This verification
            should be performed to ensure that the eTBC did not begin to transition RDY active (high) just as the host
            wait state times out.

10   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

host access timing (continued)

                 STRB

         tsu                                                                                  th

R/W

         tsu                                                                                  th

A                         Valid

    D    tPZH or tPZL                                                           tPHZ or tPLZ  tPLH
RDY                 tPHL
                          Figure 6. Read Access Timing

STRB     tsu                                                                                  th
  R/W
      A  tsu                                                                                  th
      D         tPHL
RDY                      Valid

                                                                        tsu                   th

                                                                             Valid

                                                                                              tPLH

                          Figure 7. Write Access Timing

                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                              11
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

register descriptions

    A summary of the eTBC registers, their address mappings, bit assignments, reset values, and host accessibility
    (read/write or read-only) is provided in Table 1. All registers are fully readable by the host. All registers are fully
    writeable by the host, with the exception of the status and TDI-buffer registers. Also, with the exception of
    TDO-buffer and command registers, writes to any register while a command is in progress are held off (RDY
    inactive) or ignored. Bits designated as reserved should be written to logic 0; read-only bits designated as
    reserved always read logic 0.

                                                     Table 1. Register Summary

ADDRESS                                          REGISTER DETAIL                                 RESET HOST
  A2-A0                                         (BIT ASSIGNMENTS)                                VALUE ACCESS

         REGISTER          BIT 7                                                          BIT 0
                           (MSB)                                                          (LSB)
                                  BIT 6  BIT 5  BIT 4       BIT 3 BIT 2            BIT 1
                                                                                          DTDO
    000  ConfigurationA    Reserved      NTOE         LPBK                         MODE          0x00  R/W

    001  ConfigurationB           CDIV          Reserved                           RDLY          0x80  R/W

    010  Status            TDIS TDOS CTRS Reserved                                 TAPST         0x00  R

    011  Command SWRST NTRST                   ENDST                               OPCOD         0x00  R/W

    100  TDO buffer                                                                              0x00  R/W

    101  TDI buffer                                                                              0x00  R

    110  Counter                                                                                 0x00  R/W

    111  Discrete control            Reserved               DNTR DTMS DTDI                       0x00  R/W

configuration registers

       All eTBC test commands operate under the influence of the configurationA and configurationB registers. The
       decodes of the various bit groups assigned to these registers are given in Table 2 and Table 3, respectively.
       These registers are fully readable at all times and are fully writeable except when an eTBC command is in
       progress. Bit group values designated as reserved should not be written.

12                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                   SN54LVT8980A, SN74LVT8980A
                                                         EMBEDDED TESTBUS CONTROLLERS
        IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                 SCBS755B - APRIL 2002 - REVISED MARCH 2004

                            Table 2. ConfigurationA Register Decode

CONFIGURATIONA

   BIT  BIT NO.  VALUE                                                                     RESULT
GROUP                0
                     1      TAP outputs (TCK, TDO, TMS, TRST) are enabled.
NTOE    5           00      TAP outputs (TCK, TDO, TMS, TRST) are disabled (high impedance).
                    01      No loopback - TDI pin inputs to TDI buffer.
LPBK    4-3         10      TMS loopback - TAP-state generator inputs to TDI buffer. TMS and TDO pins are fixed high.
                    11      TDO loopback - TDO buffer inputs to TDI buffer. TMS and TDO pins are fixed high.
MODE    2-0                 Reserved
                    000     Automatic/free-running-TCK mode - all TAP outputs are generated autonomously in the eTBC according
                            to the active command. The TCK output runs continuously. While operating a scan command, if the TDI
                    001     buffer becomes full and/or the TDO buffer becomes empty, the TAP state is cycled to Pause-DR or
                            Pause-IR, as appropriate, until the host performs the required buffer service.
                    010     Automatic/gated-TCK mode - all TAP outputs are generated autonomously in the eTBC according to the
                 011-111    active command. The TCK output is run only when required to move TAP state or to progress run-test or
                            scan operations, otherwise, it is gated off (low). While operating a scan command, if the TDI buffer becomes
                            full and/or the TDO buffer becomes empty, the TAP state remains in Shift-IR or Shift-DR, as appropriate,
                            but the TCK output is gated off until the host performs the required buffer service.

                            Discrete-control mode - all TAP outputs are determined by contents of the discrete-control register under
                            control of host software.

                            Reserved

                            Table 3. ConfigurationB Register Decode

CONFIGURATIONB

   BIT  BIT NO.    VALUE                                                                  RESULT
GROUP             000-111
                 0000-1111  TCK = (CLKIN)/(2CDIV); reset value TCK = (CLKIN)/(24) = CLKIN/16
CDIV    7-5                 Number of retiming delays to accommodate = RDLY. While operating a scan command, TDI sampling is
                            delayed by a number of TCK cycles, equal to RDLY, following the generation of Shift-DR or Shift-IR state,
RDLY    3-0                 as appropriate.

The negated test-output-enable (NTOE) bit allows the host to disable the TAP outputs via software in a manner
analogous to the hardware TOE. The loopback (LPBK) bit group allows the selection of the source of data to
be input to the TDI buffer, from the TDI pin for normal eTBC operations or, for eTBC verification purposes, from
TAP-state (TMS) generator or TDO buffer. The test mode (MODE) bit group provides a choice of
automatic/free-running-TCK, automatic/gated-TCK, or discrete-control modes.

The clock-divisor (CDIV) bit group allows software control of the TCK output frequency based on a division of
the CLKIN input. Divisors from 20 (1) to 27 (128) are provided. The clock divisor defaults to 24 (16) on eTBC
reset (power up, hardware initiated, or software initiated). The retiming-delay (RDLY) bit group provides for the
automatic accommodation of retiming (pipeline) delays, which can be used to deskew the TAP signals to target
scan chains that are electrically distant (due to cabling delays, etc).

                            POST OFFICE BOX 655303 DALLAS, TEXAS 75265  13
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

status register

       The status of the eTBC is reported fully and updated continuously in the status register. The decode of the
       various bit groups assigned to the status register is given in Table 4.

                          Table 4. Status Register Decode

    STATUS

   BIT    BIT NO.  VALUE  RESULT
GROUP

    TDIS    7        0    The TDI buffer is empty - no TDI data is available for host read.
                     1    The TDI buffer is not empty - at least one byte of TDI data is available for host read.
    TDOS    6        0    The TDO buffer is not full - at least one byte in TDO buffer is available for host write.
                     1    The TDO buffer is full - no bytes in TDO buffer are available for host write.
    CTRS    5             The counter is not loaded with a complete 32-bit value - command operation cannot begin until counter load
                     0    completes.
TAPST     3-0             The counter is loaded with a complete 32-bit value - command operation can begin.
                     1    The current target TAP state (as sent by the eTBC) is Test-Logic-Reset.
                   0000   The current target TAP state (as sent by the eTBC) is Select-DR-Scan.
                   0001   The current target TAP state (as sent by the eTBC) is Capture-DR.
                   0010   The current target TAP state (as sent by the eTBC) is Shift-DR.
                   0011   The current target TAP state (as sent by the eTBC) is Exit1-DR.
                   0100   The current target TAP state (as sent by the eTBC) is Pause-DR.
                   0101   The current target TAP state (as sent by the eTBC) is Exit2-DR.
                   0110   The current target TAP state (as sent by the eTBC) is Update-DR.
                   0111   The current target TAP state (as sent by the eTBC) is Run-Test/Idle.
                   1000   The current target TAP state (as sent by the eTBC) is Select-IR-Scan.
                   1001   The current target TAP state (as sent by the eTBC) is Capture-IR.
                   1010   The current target TAP state (as sent by the eTBC) is Shift-IR
                   1011   The current target TAP state (as sent by the eTBC) is Exit1-IR.
                   1100   The current target TAP state (as sent by the eTBC) is Pause-IR.
                   1101   The current target TAP state (as sent by the eTBC) is Exit2-IR.
                   1110   The current target TAP state (as sent by the eTBC) is Update-IR.
                   1111

       The TDI-buffer-status (TDIS) bit reports the readiness of the TDI buffer to respond to a host read. The
       TDO-buffer-status (TDOS) bit reports the readiness of the TDO buffer to respond to a host write. The
       counter-status (CTRS) bit reports the readiness of the counter to support a command that uses the counter. The
       current-TAP-state (TAPST) bit group continuously reports the target TAP state as monitored by the eTBC.

command register

       The command register is used to perform software reset of the eTBC, to discretely control the state of the TRST
       output when not in discrete-control mode, and to initiate test operations in the target(s).The decode of the
       various bits assigned to the command register is given in Table 5.

       Any read to the command register while a command is in progress returns the value written to the command
       register upon initiation of the command. Once a command finishes, the operation-code (OPCOD) bit group in
       the command register is reset to null. In this way, the status of a requested command can be monitored/polled
       by the host.

       With the exception of the software-reset (SWRST) bit, which can be written at any time, writes to the command
       register while a command is in progress causes RDY to go inactive and is ignored if the write cycle is terminated
       before the previously requested command finishes.

14                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                    SN54LVT8980A, SN74LVT8980A
                                                          EMBEDDED TESTBUS CONTROLLERS
         IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

command register (continued)

                              Table 5. Command Register Decode

COMMAND                                                                          TEST OPERATION COMMENTS

BIT   BIT  VALUE              RESULT                                        WORKING           USES  USES USES
                                                                            TAP STATE      COUNTER
GROUP NO.                                                                                           TDI   TDO

                                                                                                    BUFFER BUFFER

SWRST 7      0    Normal operation
             1    Full reset
TRST  6      0    If not in discrete-control mode, output high to TRST pin
             1    If not in discrete-control mode, output low to TRST pin
ENDST 5-4   00    Finish command in TAP state Test-Logic-Reset
            01    Finish command in TAP state Run-Test/Idle
            10    Finish command in TAP state Pause-DR                      Run-Test/Idle  Yes      No    No
            11    Finish command in TAP state Pause-IR
           0000   Null                                                      N/A            Yes      Yes   No
           0001   Reserved
           0010   Execute run test                                          N/A            Yes      Yes   Yes
           0011   Execute input-only ASP scan
           0100   Execute ASP scan                                          N/A            Yes      No    Yes
           0101   Execute output-only ASP scan
           0110   Execute state move                                        N/A            No       No    No
           0111   Execute state jump
           1000   Execute instruction-register scan                         N/A            No       No    No
           1001   Execute data-register scan
OPCOD 3-0  1010   Execute input-only instruction-register scan              Shift-IR       Yes      Yes   Yes
           1011   Execute input-only data-register scan
           1100   Execute output-only instruction-register scan             Shift-DR       Yes      Yes   Yes
           1101   Execute output-only data-register scan
           1110   Execute recirculate instruction-register scan             Shift-IR       Yes      Yes   No
           1111   Execute recirculate data-register scan
                                                                            Shift-DR       Yes      Yes   No

                                                                            Shift-IR       Yes      No    Yes

                                                                            Shift-DR       Yes      No    Yes

                                                                            Shift-IR       Yes      Yes   No

                                                                            Shift-DR       Yes      Yes   No

The software-reset (SWRST) bit is provided to allow software initiation of full eTBC reset. This bit of the
command register can be written at any time, regardless of the configuration or command in progress. The
test-reset (TRST) bit allows direct software control of the state of TRST output in modes other than
discrete control.

The end-TAP-state (ENDST) bit group determines the TAP state in which the target scan chain is left when the
requested command finishes. The operation-code (OPCOD) bit group determines the test operation to be
executed in the target.

                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     15
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

counter register

       The counter register, while only 8 bits wide like any other eTBC register, provides read/write access to the full
       32-bit eTBC counter. Writes to the counter register are accomplished by four complete host access cycles;
       otherwise, the counter is considered unloaded (CTRS = 0). Reads to the counter register likewise are
       accomplished by four complete host access cycles. However, reads do not affect the CTRS. The counter access
       (both read and write) is in least-significant-byte-first order. Any writes to the counter register while a command
       is in progress are ignored. The 32-bit value present in the counter at initiation of a command is used to determine
       the number of TCK cycles or scan bits for which the command is operated.

TDO-buffer register

       The TDO-buffer register, while only 8 bits wide like any other eTBC register, provides write access to the full
       4 8 (32-bit) FIFO that comprises the TDO buffer. The TDO-buffer register can be written to as long as the TDO
       buffer does not become full. When the TDO buffer becomes full, further writes to the TDO-buffer register cause
       RDY to go inactive (and consequent hold or wait states to be sent back to the host, if supported) and cause the
       write to be ignored if the write cycle is terminated before the TDO-buffer-full status is cleared.

TDI-buffer register

       The TDI-buffer register, while only 8 bits wide like any other eTBC register, provides read access to the full 4 8
       (32-bit) FIFO that comprises the TDI buffer. The TDI-buffer register can be read as long as the TDI buffer does
       not become empty. When the TDI buffer becomes empty, further reads to the TDI-buffer register cause RDY
       to go inactive (and consequent hold or wait states to be sent back to the host, if supported) and cause the read
       data to be invalid if the read cycle is terminated before the TDI-buffer-empty status is cleared.

discrete-control register

       The discrete-control register is used to program the state of the TAP outputs (TCK, TDO, TMS, TRST) and to
       poll the state of the TAP input (TDI) when the eTBC is in its discrete-control mode. The contents of the
       discrete-control register determine values output to TDO, TMS, and TRST according to the decode in Table 6.
       The TCK output is generated on each read and write to the discrete-control register; writes generate TCK falling
       edge, while reads generate TCK rising edge. In modes other than the discrete-control mode, this register is fully
       writeable and readable, but writes and reads have no effect on the eTBC or target operation.

                       Table 6. Discrete-Control Register Decode

    DISCRETE CONTROL   VALUE  RESULT
    BIT GROUP BIT NO.

                       0      If in discrete-control mode, output low to TRST pin, otherwise nothing

    DNTR  3            1      If in discrete-control mode, output high to TRST pin, otherwise nothing

                       0      If in discrete-control mode, output low to TMS pin, otherwise nothing

    DTMS  2            1      If in discrete-control mode, output high to TMS pin, otherwise nothing

                       0      The TDI data received is a logic 0.

    DTDI  1            1      The TDI data received is a logic 1.

    DTDO  0            0      If in discrete-control mode, output low to TDO pin, otherwise nothing

                       1      If in discrete-control mode, output high to TDO pin, otherwise nothing

16                      POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

command/control

       The eTBC command-based architecture is structured around a set of comprehensive IEEE Std 1149.1 (JTAG)
       test objectives, which include TAP state movement, scan operations, and run test (operation of test logic in
       Run-Test/Idle state). The set of test operations, as decoded from the command register (bits 3-0, OPCOD) is
       given in Table 5. Commands are initiated by writing the eTBC command register; upon command initiation, the
       test-control logic is initialized and the TDO and TDI buffers are cleared. Command completion is indicated when
       the operation code (OPCOD) field of the command register returns to the value of the null command.

       The eTBC command operation is modified by the configurationA and configurationB registers, which should be
       written prior to writing the command register, as the values in these registers cannot be modified while a
       command is in progress. Also, commands are operated only in automatic test modes, as specified in the
       configurationA register (bits 2-0, MODE); while in the discrete-control mode, commands are ignored.

       All eTBC commands operate similarly to accomplish IEEE Std 1149.1 test objectives. First, the eTBC generates
       a TMS sequence to move the target scan chain from its current TAP state to a working state that depends on
       the test objective. Second, the command is operated (test run, bits scanned) in the working state for a number
       of TCK cycles (or scan bits) determined by the value of the counter upon command initiation. Third, the eTBC
       generates a TMS sequence to move the target scan chain from the working state to the end state specified in
       the command register (bits 5-4, ENDST). For some commands, one or more of these steps are omitted.

TAP-state-movement commands

       Two eTBC commands are provided to accomplish TAP state movement. The state-move command operates
       to generate a TMS sequence to move the target scan chain directly from its current TAP state to the end state
       specified in the command register. The state-jump command moves the eTBC's stored value of the target TAP
       state without generating any changes to the TMS output. The state-jump command can, therefore, be used to
       switch between targets that share the same test bus, such as those in a multidrop backplane configuration
       implemented with TI addressable scan ports, but that may be left in different TAP states.

run-test command

       The run-test command allows the test logic of the target scan chain to execute autonomously in the
       Run-Test/Idle TAP state. Such test logic is commonly used to implement chip- or board-level built-in self test.
       The run-test command generates TMS sequences to move the target scan chain from its current TAP state to
       the Run-Test/Idle TAP state where it remains for a number of TCK cycles determined by the value of the counter
       upon command initiation. Upon the countdown of the counter to zero, the eTBC generates TMS sequences to
       move the target scan chain to the end state specified in the command register.

scan commands

       Eleven eTBC commands are provided to perform scan operations to target scan chains. These can be classified
       by the destination of scan data in the target-addressable scan port (ASP), IEEE Std 1149.1 instruction register,
       or IEEE Std 1149.1 data register--and by the nature/direction of the data transfer--full duplex (default), input
       only, output only, or recirculate. The only combination of these two factors that is not implemented is recirculate
       ASP scan.

addressable scan-port (ASP) scan commands

       The ASP scan commands scan data to and/or from an addressable scan-port target. Since ASP devices require
       that TMS remain fixed throughout their select and acknowledge protocols, the eTBC does not generate TMS
       sequences or change its stored value of the target's TAP state. Also, for the same reason, ASP scan commands
       that target ASP devices should be operated in gated-TCK mode. The ASP scan commands do allow data written
       to the TDO buffer to be driven serially onto the TDO pin and bits received serially at the TDI pin to be stored
       into the TDI buffer for reading by the host. However, the ASP scan commands do not perform any bit-pair
       encoding of ASP select protocols or decoding of ASP acknowledge protocols. Such encoding/decoding must
       be performed in the host. The number of data bits transferred in and/or out is determined by the value of the
       counter upon command initiation.

POST OFFICE BOX 655303 DALLAS, TEXAS 75265  17
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

instruction-register scan commands

       The instruction-register scan commands scan bits to and/or from the concatenation of instruction registers in
       a target scan chain. The eTBC generates a TMS sequence to move the target scan chain from its current TAP
       state to the Shift-IR TAP state. Data written to the TDO buffer can be driven serially onto the TDO pin and bits
       received serially at the TDI pin can be stored into the TDI buffer for reading by the host. The number of data
       bits transferred in and/or out is determined by the value of the counter upon command initiation. If, during the
       operation of an instruction register scan command, the TDO buffer becomes empty or the TDI buffer becomes
       full, the TAP state is sequenced to Pause-IR (if in free-running-TCK mode) or the TCK output is gated off (if in
       gated-TCK mode) until the required buffer service is performed. Upon the countdown of the counter to zero,
       the eTBC generates TMS sequences to move the target scan chain to the end state specified in the command
       register.

data-register scan commands

       The data-register scan commands operate to scan bits to and/or from the concatenation of data registers in a
       target scan chain. The eTBC generates a TMS sequence to move the target scan chain from its current TAP
       state to the Shift-DR TAP state. Data written to the TDO buffer can be driven serially onto the TDO pin and bits
       received serially at the TDI pin can be stored in the TDI buffer for reading by the host. The number of data bits
       transferred in and/or out is determined by the value of the counter upon command initiation. If, during the
       operation of a data-register scan command, the TDO buffer becomes empty or the TDI buffer becomes full, the
       TAP state is sequenced to Pause-DR (if in free-running-TCK mode) or the TCK output is gated off (if in
       gated-TCK mode) until the required buffer service is performed. Upon the countdown of the counter to zero,
       the eTBC generates TMS sequences to move the target scan chain to the end state specified in the
       command register.

other scan-command variations

       As noted before, the nature/direction of the data transfer for any scan command can vary along with the
       destination of scan data in the target:

      D For scan commands of the full-duplex class, both TDO buffer and TDI buffer are used to scan data to and

            from the target scan chain, respectively.

      D For scan commands of the input-only class, only the TDI buffer is used to scan data from the target scan

            chain; outgoing TDO data is fixed at a high level throughout the scan operation. When using link delays and
            input-only commands, the counter must be loaded with no more than 32 bits to avoid TDI buffer overflow
            errors.

      D For scan commands of the output-only class, only the TDO buffer is used to scan data to the target scan

            chain; incoming TDI data is simply ignored.

      D For scan commands of the recirculate class, only the TDI buffer is used to scan data from the target scan

            chain; outgoing TDO data is generated by recirculating the incoming TDI data back into the target
            scan chain. When using link delays and recirculate commands, the counter must be loaded with no more
            than 32 bits to avoid TDI buffer overflow errors.

18   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

counter

       As previously described, the value loaded in the eTBC 32-bit counter at initiation of a command is used to specify
       the number of TCK cycles or scan bits to remain in the command's working state. As each TCK cycle or scan
       bit is processed for a run-test or scan command, respectively, the counter value is decremented. When the
       counter value reaches zero, the command leaves its working state to finish in the end state specified in the
       command register.

       Before a command that uses the counter can be initiated, a full 32-bit value should be loaded by four consecutive
       writes to the counter register. Also, the full 32-bit current value of the counter can be observed by four
       consecutive reads to the counter register. The counter status (unloaded/loaded) is maintained and observable
       in the status register (bit 5, CTRS).

       Upon eTBC reset (power up, hardware initiated, or software initiated), the counter is cleared and assumes its
       unloaded state.

TCK generator

       The TCK generator sources the TCK signal required by the IEEE Std 1149.1 target(s) and the eTBC internal
       test-control logic. The fundamental TCK frequency is produced by division of CLKIN. The divisor is
       programmable within a range of 1 to 128 in the configurationB register (bits 7-5, CDIV). The TCK output to the
       target(s) operate in free-running or gated modes. The free-running mode toggles TCK continuously, based on
       CLKIN, while the gated mode operates the TCK only when required to move the target TAP state or to perform
       a run-test or scan operation.

       While the eTBC is in discrete-control mode, the TCK generator is not used; instead, the state of TCK is toggled
       on each alternating read and write to the discrete-control register. A falling edge of TCK is produced by write,
       while a rising edge of TCK is produced by read.

       Upon eTBC reset (power up, hardware initiated, or software initiated), the TCK generator assumes its
       free-running mode with a clock divisor of 16 (TCK = CLKIN/16).

TAP-state generator

       The TAP-state generator sources the TMS signal, which sequences the TAP controllers of connected
       IEEE Std 1149.1-compliant target devices. The TAP controller specified by IEEE Std 1149.1 is a synchronous
       finite-state machine that provides test control signals throughout each target device; its state diagram is shown
       in Figure 8. This diagram and the TAP-controller states are discussed subsequently.

       The TAP-state generator operates under the control of an executing command to generate the TMS sequences
       required to move connected target devices from one stable state to another, to capture and scan test data
       into/out of target devices, and to operate built-in test modes of target devices in the Run-Test/Idle state.

       The TAP state currently being generated always is maintained by the TAP-state generator and always is
       available in the eTBC status register (bits 3-0, TAPST) for host read. Based on the TAP state that is current upon
       command initiation, the TAP-state generator sources a defined sequence of TMS values to reach the TAP state
       in which the command is progressed (e.g., Shift-IR, Shift-DR, Run-Test/Idle) and, ultimately, to reach the
       specified end TAP state. These sequences are detailed in Tables 7-12.

       While the eTBC is in free-running-TCK mode, if a currently operating scan command empties or fills a required
       test data buffer, then the TAP-state generator sources the TMS sequences required to move the connected
       target devices to their Pause-IR or Pause-DR states. In such case, the TAP-state generator maintains target
       devices in their Pause-IR or Pause-DR states until the required test-data buffer is serviced appropriately.
       However, if such a buffer condition occurs while the eTBC is in gated-TCK mode, the TAP-state generator
       maintains the target devices in their Shift-IR or Shift-DR states while the TCK is gated off.

POST OFFICE BOX 655303 DALLAS, TEXAS 75265  19
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

TAP-state generator (continued)

       While the eTBC is in discrete-control mode, the TAP-state generator is not used; instead, the state of the TMS
       pin is determined by the contents of the discrete-control register. Thus, TMS sequences that cannot be
       generated automatically still can be applied through the eTBC to targets that require such (e.g., near-compliant
       devices).

       The TAP-state generator also is not used during the operation of the special addressable shadow protocol
       (ASP) scan commands. Since, by definition, ASPs operate only while the TAP is idling (maintaining one of the
       TAP states Test-Logic-Reset, Run-Test/Idle, Pause-IR, or Pause-DR), the TMS pin must be maintained at the
       value it held upon initiation of the ASP scan command.

       For eTBC verification/debugging, in addition to continuous update of the current target TAP state in the eTBC
       status register, the output of the TAP-state (TMS) generator can be selected for loopback into the TDI buffer.
       When this TMS-loopback mode is selected, although a host-requested command executes in the eTBC, the
       target is not affected, as both TMS and TDI are fixed at a high level.

       Upon eTBC reset (power up, hardware initiated, or software initiated), the TAP-state generator assumes the
       Test-Logic-Reset TAP state.

                                 Table 7. TMS Sequencing From TAP State Test-Logic-Reset

                                 FROM TEST-LOGIC-RESET (TMS = H) TO:

TEST-LOGIC-RESET  RUN-TEST/IDLE     SHIFT-DR        PAUSE-DR                      SHIFT-IR        PAUSE-IR

NEXT   NEXT       NEXT  NEXT     NEXT  NEXT      NEXT  NEXT                    NEXT  NEXT      NEXT  NEXT
TMS     TAP       TMS    TAP     TMS    TAP      TMS    TAP                    TMS    TAP      TMS    TAP
       STATE            STATE          STATE           STATE                         STATE           STATE

    H  T-L-R      L     R-T/I    L     R-T/I     L     R-T/I                   L     R-T/I     L     R-T/I

                                 H     S-DR-S    H     S-DR-S                  H     S-DR-S    H     S-DR-S

                                 L Capture-DR L Capture-DR                     H     S-IR-S    H     S-IR-S

                                 L     Shift-DR  H     Exit1-DR                L Capture-IR    L Capture-IR

                                                 L     Pause-DR                L     Shift-IR  H     Exit1-IR

                                                                                               L     Pause-IR

                        Table 8. TMS Sequencing From TAP State Run-Test/Idle

                                    FROM RUN-TEST/IDLE (TMS = L) TO:

TEST-LOGIC-RESET  RUN-TEST/IDLE     SHIFT-DR        PAUSE-DR                      SHIFT-IR        PAUSE-IR

NEXT   NEXT       NEXT  NEXT     NEXT  NEXT      NEXT  NEXT                    NEXT  NEXT      NEXT  NEXT
TMS     TAP       TMS    TAP     TMS    TAP      TMS    TAP                    TMS    TAP      TMS    TAP
       STATE            STATE          STATE           STATE                         STATE           STATE

    H  S-DR-S     L     R-T/I    H     S-DR-S    H     S-DR-S                  H     S-DR-S    H     S-DR-S

    H  S-IR-S                    L Capture-DR L Capture-DR                     H     S-IR-S    H     S-IR-S

    H  T-L-R                     L     Shift-DR  H     Exit1-DR                L Capture-IR    L Capture-IR

                                                 L     Pause-DR                L     Shift-IR  H     Exit1-IR

                                                                                               L     Pause-IR

20                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                 SN54LVT8980A, SN74LVT8980A
                                                       EMBEDDED TESTBUS CONTROLLERS
      IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                               SCBS755B - APRIL 2002 - REVISED MARCH 2004

                        Table 9. TMS Sequencing From TAP State Pause-DR

                                        FROM PAUSE-DR (TMS = L) TO:

TEST-LOGIC-RESET  RUN-TEST/IDLE         SHIFT-DR      PAUSE-DR                     SHIFT-IR        PAUSE-IR

NEXT  NEXT        NEXT  NEXT      NEXT  NEXT       NEXT  NEXT                   NEXT  NEXT      NEXT  NEXT
TMS    TAP        TMS    TAP      TMS    TAP       TMS    TAP                   TMS    TAP      TMS    TAP
      STATE             STATE           STATE            STATE                        STATE           STATE

H     Exit2-DR    H     Exit2-DR  H     Exit2-DR   H     Exit2-DR               H     Exit2-DR  H     Exit2-DR

H Update-DR       H Update-DR        L  Shift-DR   H Update-DR                  H Update-DR     H Update-DR

H     S-DR-S      L     R-T/I                      H     S-DR-S                 H     S-DR-S    H     S-DR-S

H     S-IR-S                                       L Capture-DR                 H     S-IR-S    H     S-IR-S

H     T-L-R                                        H     Exit1-DR               L Capture-IR    L Capture-IR

                                                   L     Pause-DR               L     Shift-IR  H     Exit1-IR

                                                                                                L     Pause-IR

                        Table 10. TMS Sequencing From TAP State Pause-IR

                                        FROM PAUSE-IR (TMS = L) TO:

TEST-LOGIC-RESET  RUN-TEST/IDLE         SHIFT-DR      PAUSE-DR                     SHIFT-IR        PAUSE-IR

NEXT  NEXT        NEXT  NEXT      NEXT  NEXT       NEXT  NEXT                   NEXT  NEXT      NEXT  NEXT
TMS    TAP        TMS    TAP      TMS    TAP       TMS    TAP                   TMS    TAP      TMS    TAP
      STATE             STATE           STATE            STATE                        STATE           STATE

H     Exit2-IR    H     Exit2-IR  H     Exit2-IR   H     Exit2-IR               H     Exit2-IR  H     Exit2-IR

H     Update-IR   H Update-IR     H     Update-IR  H     Update-IR              L     Shift-IR  H Update-IR

H     S-DR-S      L     R-T/I     H     S-DR-S     H     S-DR-S                                 H     S-DR-S

H     S-IR-S                      L Capture-DR L Capture-DR                                     H     S-IR-S

H     T-L-R                       L     Shift-DR   H     Exit1-DR                               L Capture-IR

                                                   L     Pause-DR                               H     Exit1-IR

                                                                                                L     Pause-IR

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                  21
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

                         Table 11. TMS Sequencing From TAP State Shift-DR

                            FROM SHIFT-DR (TMS = L) TO:

    TEST-LOGIC-RESET        RUN-TEST/IDLE     PAUSE-DR                                  PAUSE-IR

NEXT TMS NEXT TAP STATE  NEXT TMS NEXT TAP STATE NEXT TMS NEXT TAP STATE             NEXT TMS NEXT TAP STATE

    H  Exit1-DR          H  Exit1-DR       H                              Exit1-DR   H  Exit1-DR

    H  Update-DR         H  Update-DR      L                              Pause-DR   H  Update-DR

    H  S-DR-S            L  R-T/I                                                    H  S-DR-S

    H  S-IR-S                                                                        H  S-IR-S

    H  T-L-R                                                                         L  Capture-IR

                                                                                     H  Exit1-IR

                                                                                     L  Pause-IR

                         Table 12. TMS Sequencing From TAP State Shift-IR

                            FROM SHIFT-IR (TMS = L) TO:

    TEST-LOGIC-RESET        RUN-TEST/IDLE     PAUSE-DR                                  PAUSE-IR

NEXT TMS NEXT TAP STATE  NEXT TMS NEXT TAP STATE NEXT TMS NEXT TAP STATE             NEXT TMS NEXT TAP STATE

    H  Exit1-IR          H  Exit1-IR       H                              Exit1-IR   H  Exit1-IR

    H  Update-IR         H  Update-IR      H                              Update-IR  L  Pause-IR

    H  S-DR-S            L  R-T/I          H                              S-DR-S

    H  S-IR-S                              L             Capture-DR

    H  T-L-R                               H                              Exit1-DR

                                           L                              Pause-DR

22                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

state diagram description

       The state diagram shown in Figure 8 is in accordance with IEEE Std 1149.1-1990. The TAP controller proceeds
       through its states, based on the level of TMS at the rising edge of TCK.

       As shown, the TAP controller consists of 16 states. There are six stable states (indicated by a looping arrow in
       the state diagram) and ten unstable states. A stable state is a state the TAP controller can retain for consecutive
       TCK cycles. Any state that does not meet this criterion is an unstable state.

       There are two main paths though the state diagram: one to access and control the selected data register and
       one to access and control the instruction register. Only one register can be accessed at any given time.

TMS = H  Test-Logic-Reset       TMS = H                    TMS = H                                         TMS = H
TMS = L                TMS = L
                                         Select-DR-Scan                                Select-IR-Scan
           Run-Test/Idle

                                                  TMS = L                                         TMS = L
                                                                                       Capture-IR
                                                           TMS = H            TMS = H

                                         Capture-DR

                                                  TMS = L                                       TMS = L

                                         Shift-DR                                               Shift-IR
                                                  TMS = H
                                TMS = L                                                                    TMS = L
                                TMS = H  Exit1-DR
                                                                                                TMS = H

                                                                                                           TMS = H

                                                                                       Exit1-IR

                                                  TMS = L                                       TMS = L

                                         Pause-DR                                      Pause-IR

                                TMS = L            TMS = H                                                 TMS = L
                                                                TMS = L
                                                                                                TMS = H
                                         Exit2-DR
                                                                              TMS = L

                                                                                       Exit2-IR

                                                  TMS = H                                       TMS = H

                                         Update-DR                                     Update-IR

                                         TMS = H  TMS = L                              TMS = H            TMS = L

                                Figure 8. TAP-Controller State Diagram

                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                       23
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

Test-Logic-Reset

       The eTBC TAP-state generator powers up in the Test-Logic-Reset state. Alternatively, the eTBC can be forced
       to this state asynchronously by assertion of its RST input or synchronously by writing the eTBC command
       register (bit 7, SWRST).

       For a target device in the stable Test-Logic-Reset state, the test logic is reset and is disabled so that the normal
       logic function of the device is performed. The instruction register is reset to an opcode that selects the optional
       IDCODE instruction, if supported, or the BYPASS instruction. Certain data registers also can be reset to their
       power-up values.

Run-Test/Idle

       For a target device, Run-Test/Idle is a stable state in which the test logic can be actively running a test or can
       be idle.

Select-DR-Scan, Select-lR-Scan

       For a target device, no specific function is performed in the Select-DR-Scan and Select-lR-Scan states, and the
       TAP controller exits either of these states on the next TCK cycle. These states allow the selection of either
       data-register scan or instruction-register scan.

Capture-DR

       For a target device in the Capture-DR state, the selected data register can capture a data value as specified
       by the current instruction. Such capture operations occur on the rising edge of TCK, upon which the Capture-DR
       state is exited.

Shift-DR

       For a target device, upon entry to the Shift-DR state, the selected data register is placed in the scan path
       between TDI and TDO, and on the first falling edge of TCK, TDO goes from the high-impedance state to an
       active state. TDO outputs the logic level present in the least-significant bit of the selected data register. While
       in the stable Shift-DR state, data is shifted serially through the selected data register on each TCK cycle.

Exit1-DR, Exit2-DR

       For a target device, the Exit1-DR and Exit2-DR states are temporary states that end a data-register scan. It is
       possible to return to the Shift-DR state from either Exit1-DR or Exit2-DR without recapturing the data register.
       On the first falling edge of TCK after entry to Exit1-DR, TDO goes from the active state to the
       high-impedance state.

Pause-DR

       For a target device, no specific function is performed in the stable Pause-DR state. The Pause-DR state
       suspends and resumes data-register scan operations without loss of data.

Update-DR

       For a target device, if the current instruction calls for the selected data register to be updated with current data,
       such update occurs on the falling edge of TCK, following entry to the Update-DR state.

Capture-IR

       For a target device in the Capture-IR state, the instruction register captures its current status value. This capture
       operation occurs on the rising edge of TCK, upon which the Capture-IR state is exited.

24   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

Shift-IR

       For a target device, upon entry to the Shift-IR state, the instruction register is placed in the scan path between
       TDI and TDO, and on the first falling edge of TCK, TDO goes from the high-impedance state to an active state.
       TDO outputs the logic level present in the least-significant bit of the instruction register. While in the stable
       Shift-IR state, instruction data is shifted serially through the instruction register on each TCK cycle.

Exit1-IR, Exit2-IR

       For a target device, the Exit1-IR and Exit2-IR states are temporary states that end an instruction-register scan.
       It is possible to return to the Shift-IR state from either Exit1-IR or Exit2-IR without recapturing the instruction
       register. On the first falling edge of TCK after entry to Exit1-IR, TDO goes from the active state to the
       high-impedance state.

Pause-IR

       For a target device, no specific function is performed in the stable Pause-IR state, in which the TAP controller
       can remain indefinitely. The Pause-IR state suspends and resumes instruction-register scan operations without
       loss of data.

Update-IR

       For a target device, the current instruction is updated and takes effect on the falling edge of TCK, following entry
       to the Update-IR state.

TDO buffer

       The TDO buffer is the 4 8-bit-parallel-to-serial FIFO that accepts scan data from the host in 8-bit-parallel format
       and serializes it onto the TDO pin during scan operations. Scan data is expected to be transferred from the host
       in least-significant-byte-first order to meet IEEE Std 1149.1 requirements for LSB-first scan order. Any partial
       byte to be written should be justified to D0. The TDO buffer is cleared upon command initiation, so no scan data
       should be written to the TDO buffer before writing a scan command to the command register.

       The TDO-buffer status (not full/full) is maintained in the status register (bit 6, TDOS). When the TDO-buffer
       status is full, writes to the TDO buffer is held off by RDY inactive and, if the write cycle is aborted prior to RDY
       active, the write data is ignored.

       For the convenience and efficiency of operating scans to the target for which outgoing data is not required, the
       eTBC supports special classes of input-only and recirculate scan commands that do not require nor operate
       the TDO buffer, so the host need not perform any write access to it. While the input-only scan commands are
       operating, the TDO pin outputs a fixed high level. While the recirculate scan commands are operating, the TDO
       pin recirculates to the target the data that is received at TDI.

       While the eTBC is in discrete-control mode, the TDO buffer is not used; instead, the state of the TDO pin is
       determined by the contents of the discrete-control register. Thus, TMS/TDO sequences that cannot be
       generated automatically still can be applied through the eTBC to targets that require such (e.g., near-compliant
       devices).

       For eTBC verification/debugging, the TDO-buffer output can be selected for loopback into the TDI buffer. When
       this TDO-loopback mode is selected, although a host-requested command executes in the eTBC, the target
       is not affected, as both TMS and TDI are fixed at a high level.

       Upon eTBC reset (power up, hardware initiated, or software initiated), the TDO buffer is cleared and assumes
       its not-full state.

POST OFFICE BOX 655303 DALLAS, TEXAS 75265  25
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

TDI buffer

       The TDI buffer is the serial to 4 8-bit-parallel FIFO that serially receives data at the TDI pin and makes it
       available in 8-bit-parallel format for reading by the host. Scan data is expected to be transferred from the
       IEEE Std 1149.1 targets in LSB-first order and is made available for host read in least-significant-byte-first
       order. The last data available for host read during a scan command may be a partial byte, in which case it is
       justified to D0.

       The TDI-buffer status (empty/not empty) is maintained in the status register (bit 7, TDIS). When the TDI-buffer
       status is empty, reads to the TDI buffer are held off by RDY inactive and, if the read cycle is aborted prior to RDY
       active, the read data is invalid.

       The TDI buffer automatically is able to accommodate retiming (pipeline) delays to the target. While operating
       a scan command, TDI sampling is delayed by a number of TCK cycles, equal to a value given in the
       configurationB register (bits 3-0, RDLY), following the generation of Shift-DR or Shift-IR state, as appropriate.

       For the convenience and efficiency of operating scans to the target, for which incoming data is not required, the
       eTBC supports a special class of output-only scan commands that neither require nor operate the TDI buffer.
       While the output-only scan commands are operating, the data received at TDI is ignored and the host need not
       perform any read access to the TDI buffer.

       While the eTBC is in discrete-control mode, the TDI buffer is not used; instead, the state of the TDO pin is
       observed in the discrete-control register. Thus, TMS/TDO sequences that cannot be generated automatically
       still can be applied through the eTBC to targets that require such (e.g., near-compliant devices).

       For eTBC verification/debugging, the input to the TDI buffer can be selected for loopback from either TDO buffer
       or TAP-state (TMS) generator. When either of these loopback modes is selected, although a host-requested
       command executes in the eTBC, the target is not affected, as both TMS and TDI are fixed at a high level.

       Upon eTBC reset (power up, hardware initiated, or software initiated), the TDI buffer is cleared and assumes
       its empty state.

discrete control

       The discrete-control block provides the multiplexing and control logic required to support the eTBC
       discrete-control mode in addition to its automatic modes. While the eTBC is in discrete-control mode, the TAP
       signals are fully controllable/accessible to the host via reads/writes to the discrete-control register. No
       commands can be initiated/operated while the eTBC is in the discrete-control mode.

       Upon eTBC reset (power up, hardware initiated, or software initiated), the discrete-control mode is inactive.

reset

       The eTBC provides three mechanisms for comprehensive and equivalent reset: power-up reset,
       hardware-initiated reset (RST), and software-initiated reset (SWRST, bit 7 of command register) to the
       following effect:

      D All eTBC registers are reset to default values as given in Table 1.
      D The command/control logic is fully reset.
      D The counter is cleared/unloaded. The TDO buffer and TDI buffer are cleared/emptied.
      D The TAP-state generator is reset to the Test-Logic-Reset TAP state.
      D TDO, TMS, and TRST output high levels; TCK outputs CLKIN/16.

       As a consequence, the IEEE Std 1149.1 targets can be expected to be driven synchronously to the
       Test-Logic-Reset state no later than the fifth rising edge of TCK (72 CLKIN cycles).

26   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                       SN54LVT8980A, SN74LVT8980A
                                                              EMBEDDED TESTBUS CONTROLLERS
            IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                                  SCBS755B - APRIL 2002 - REVISED MARCH 2004

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

       Supply voltage range, VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5 V to 4.6 V
       Input voltage range, VI (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5 V to 7 V
       Voltage range applied to any output in the high or power-off state, VO

          (see Note 1): D, RDY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5 V to VCC + 0.5 V
                             TCK, TDO, TMS, TRST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5 V to 7 V

       Current into any output in the low state, IO: SN54LVT8980A (D, RDY) . . . . . . . . . . . . . . . . . . . . . . . . . . 12 mA
                                                                  SN54LVT8980A (TCK, TDO, TMS, TRST) . . . . . . . . . . . . 96 mA
                                                                  SN74LVT8980A (D, RDY) . . . . . . . . . . . . . . . . . . . . . . . . . . 12 mA
                                                                  SN74LVT8980A (TCK, TDO, TMS, TRST) . . . . . . . . . . . 128 mA

       Current into any output in the high state, IO
          (see Note 2): SN54LVT8980A (D, RDY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 mA
                             SN54LVT8980A (TCK, TDO, TMS, TRST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 mA
                             SN74LVT8980A (D, RDY) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 mA
                             SN74LVT8980A (TCK, TDO, TMS, TRST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 mA

       Input clamp current, IIK (VI < 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -50 mA
       Output clamp current, IOK (VO < 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -50 mA
       Output clamp current, IOK (VO > VCC): D, RDY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50 mA
       Package thermal impedance, JA (see Note 3) DW package (low K): . . . . . . . . . . . . . . . . . . . . . . . . . . 81C/W

                                                                                        (high K): . . . . . . . . . . . . . . . . . . . . . . . . . . 46C/W
       Storage temperature range, Tstg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -65C to 150C

Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and
  functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not
  implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. The input and output voltage ratings may be exceeded if the input and output current ratings are observed.
              2. This current flows only when the output is in the high state and VO > VCC.
              3. The package thermal impedance is calculated in accordance with JESD 51 for low K, and JESD 51-7 for high K.

recommended operating conditions (see Note 4)

                                                                                                                        SN54LVT8980A SN74LVT8980A

                                                                                                                        MIN MAX MIN MAX            UNIT
                                                                                                                                                     V
VCC  Supply voltage                                                                                                     2.7  3.6  2.7  3.6           V
VIH  High-level input voltage                                                                                                                        V
VIL  Low-level input voltage                                                                                            2         2                  V
VI   Input voltage
                                                                                                                             0.8       0.8          mA
IOH  High-level output current
                                                                                                                             5.5       5.5          mA
                                                                                                                                                   ns/V
                                                                          D, RDY                                             -8        -8          s/V
                                                                          TCK, TDO, TMS, TRST                                                       C
                                                                                                                             -24       -32

                                                                          D, RDY                                             6         6
                                                                          TCK, TDO, TMS, TRST
IOL  Low-level output current                                                                                                48        64

t/v  Input transition rise or fall rate                                                                                      10        10

t/VCC Power-up ramp rate                                                                                                200       200

TA   Operating free-air temperature                                                                                     -55 125 -40    85

NOTE 4: Unused control inputs (A, CLKIN, R/W) must be held high or low to prevent them from floating.

PRODUCT PREVIEW information concerns products in the formative or
design phase of development. Characteristic data and other
specifications are design goals. Texas Instruments reserves the right to
change or discontinue these products without notice.

                                                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                   27
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

electrical characteristics over recommended operating free-air temperature range (unless
otherwise noted)

      PARAMETER                  TEST CONDITIONS                                           SN54LVT8980A                         SN74LVT8980A         UNIT
                                                                                           MIN TYP MAX                          MIN TYP MAX            V
                                                                                                                                                       V
VIK                   VCC = 2.7 V,                                        II = -18 mA                                   -1.2                 -1.2
                                                                                                                                                       V
                      VCC = MIN to MAX, IOH = -100 A                                      VCC-0.2                              VCC-0.2
                                                                                                                                                      A
        D, RDY        VCC = 2.7 V,                                        IOH = -4 mA              2.3                                  2.3           A
                      VCC = 3 V                                           IOH = -4 mA              2.6                                  2.6           A
VOH                   VCC = MIN to MAX,                                   IOH = - 8 mA             2.4                                  2.4           A
                                                                          IOH = -100 A    VCC-0.2                              VCC-0.2               A
                                                                                                                                                      A
        TCK, TDO,     VCC = 2.7 V,                                        IOH = -8 mA      2.4                                  2.4

        TMS, TRST                                                         IOH = -24 mA     2

                      VCC = 3 V                                           IOH = -32 mA                                          2

                      VCC = MIN to MAX, IOL = 100 A                                                                    0.2                  0.2

                                                                          IOL = 4 mA                                    0.55                 0.55
                                                                          IOL = 6 mA
        D, RDY        VCC = 2.7 V                                                                                       0.8                  0.8

                                                                          IOL = 4 mA                                    0.55                 0.55
                                                                          IOL = 6 mA
                      VCC = 3 V                                           IOL = 100 A                                  0.8                  0.8
                      VCC = MIN to MAX,
VOL                                                                                                                     0.2                  0.2

                      VCC = 2.7 V,                                        IOL = 24 mA                                   0.5                  0.5

        TCK, TDO,                                                         IOL = 16 mA                                   0.4                  0.4
        TMS, TRST                                                         IOL = 32 mA
                                                                          IOL = 48 mA                                   0.5                  0.5

                      VCC = 3 V                                                                                         0.55

                                                                          IOL = 64 mA                                                        0.55

        A, CLKIN,     VCC = 0 or MAX,                                     VI = 5.5 V                                    10                   10
        RST, R/W,
        STRB, TDI,
        TOE

II      A, CLKIN,     VCC = 3.6 V,                                        VI = VCC or GND                               1                   1
        R/W, D, RDY

        RST, STRB,    VCC = 3.6 V                                         VI = VCC                                           1                    1
        TDI, TOE                                                          VI = 0                                        -100                 -100

Ioff    TCK, TDO,     VCC = 0, VI or VO = 0 to 4.5 V                                                                    100                 100
        TMS, TRST

IOZH    D, TCK, TDO,  VCC = 3.6 V,                                        VO = 3 V                                      5                    5
        TMS, TRST

IOZL    D, TCK, TDO,                                                      VO = 0.5 V                                    -5                   -5
        TMS, TRST VCC = 3.6 V,

IOZPU  TCK, TDO,     VCC = 0 to 1.5 V, VO = 0.5 V to 3 V,                                                              100                 100
        TMS, TRST     TOE = 0

IOZPD  TCK, TDO,     VCC = 1.5 V to 0, VO = 0.5 V to 3 V,                                                              100                 100
        TMS, TRST     TOE = 0

All typical values are at VCC = 3.3 V, TA = 25C.
For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
This parameter is characterized, but not tested.

PRODUCT PREVIEW information concerns products in the formative or
design phase of development. Characteristic data and other
specifications are design goals. Texas Instruments reserves the right to
change or discontinue these products without notice.

28                                                                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                   SN54LVT8980A, SN74LVT8980A
                                                         EMBEDDED TESTBUS CONTROLLERS
        IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                 SCBS755B - APRIL 2002 - REVISED MARCH 2004

electrical characteristics over recommended operating free-air temperature range (unless
otherwise noted) (continued)

        PARAMETER                  TEST CONDITIONS                                     SN54LVT8980A                                      SN74LVT8980A       UNIT
                                                                                       MIN TYP MAX                                       MIN TYP MAX
                                                                                                                                                             mA
        Outputs high                                                                                                           0.5                     0.5
                                                                                                                                                             mA
ICC     Outputs low   VCC = 3.6 V, IO = 0, VI = VCC or GND                                                                     7                       7     pF
                                                                                                                                                             pF
        Outputs                                                                                                                0.5                     0.5   pF

        disabled

ICC                  VCC = 3 V to 3.6 V,                                                                                      0.2                     0.2
                      One input at VCC - 0.6 V,
                      Other inputs at VCC or GND

Ci                    VI = 3 V or 0                                                                                     4                    4

Cio                   VO = 3 V or 0                                                                                     5                    5

Co                    VO = 3 V or 0                                                                                     7                    7

All typical values are at VCC = 3.3 V, TA = 25C.
This is the increase in supply current for each input that is at the specified TTL voltage level, rather than VCC or GND.

timing requirements over recommended operating free-air temperature range (unless otherwise
noted) (see Figures 9 and 10)

                                                                                SN54LVT8980A                                             SN74LVT8980A

                                                                          VCC = 3.3 V  VCC = 2.7 V                             VCC = 3.3     VCC = 2.7 V    UNIT
                                                                              0.3 V                                              0.3 V

                                                                          MIN MAX MIN MAX                                      MIN MAX MIN MAX

                                       TCK = CLKIN                        0     20     0                                   16       0    20  0         16
                                       (CDIV = 0)

fclock  Clock frequency, CLKIN         TCK = CLKIN/2                      0     40     0                                   32       0    40  0         32 MHz
tw                                     (CDIV = 1)
tsu
th                                     TCK  CLKIN/4                       0     70     0                                   64       0    70  0         64
                                       (CDIV  2)

                                       TCK = CLKIN                        25           31                                           25       31
                                       (CDIV = 0)

                     CLKIN             TCK = CLKIN/2                      12.5         15.6                                    12.5          15.6
                     high or low       (CDIV = 1)
        Pulse
        duration                       TCK  CLKIN/4                                                                                                         ns
                                       (CDIV  2)
                                                                          7.1          7.8                                          7.1      7.8

                     RST low                                              10           10                                           10       10

                     STRB low                                             8            8                                            8        8
                     A before STRB
                                       Read or write                      10           10                                           10       10
                                       (R/W high or low)

        Setup time   D before STRB Write (R/W low)                        5            5                                            5        5              ns

                     R/W before STRB                                      5            5                                            5        5

                     TDI before CLKIN                                     5            5                                            5        5

                     A after STRB      Read or write                      5            5                                            5        5
                                       (R/W high or low)

        Hold time    D after STRB Write (R/W low)                         15           15                                           15       15             ns
                     R/W after STRB
                                                                          6            6                                            6        6

                     TDI after CLKIN                                      10           10                                           10       10

PRODUCT PREVIEW information concerns products in the formative or
design phase of development. Characteristic data and other
specifications are design goals. Texas Instruments reserves the right to
change or discontinue these products without notice.

                                                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                            29
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

switching characteristics over recommended operating free-air temperature range (unless
otherwise noted) (see Figures 9 and 10)

                                                                             SN54LVT8980A                                  SN74LVT8980A

PARAMETER   FROM         TO                                               VCC = 3.3 V  VCC = 2.7 V                          VCC = 3.3 V  VCC = 2.7 V  UNIT
           (INPUT)  (OUTPUT)                                                 0.3 V                                           0.3 V    MIN MAX
                                                                                                                                                       ns
                                                                          MIN MAX MIN MAX                               MIN TYP MAX                    ns
                                                                                                                                                       ns
tPLH                                                                      6  20            25                           6  10  17        20            ns
tPHL
tPLH       CLKIN          TCK                                             6  20            25                           6  10  17        20
tPHL       CLKIN
tPLH        RST       TDO, TMS                                            8  35            40                           8  18  30        35
tPHL        RST
tPLH                        D                                             8  35            40                           8  18  30        35
tPHL        RST
           STRB           RDY                                             3  35            40                           3  17  30        35
tPLH       STRB      TDO, TMS,
           STRB                                                           3  35            40                           3  17  30        35
tPHL                     TRST
tPLH                      TCK                                             3  35            40                           3  17  30        35
tPHL                      RDY
tPLH                 TCK, TDO,                                            3  35            40                           3  17  30        35
                     TMS, TRST
tPHL                discrete mode                                         5  30            35                           5  15  25        30
                                                                                                                                                  ns
                                                                          5  30            35                           5  15  25
                                                                                                                                         30
                                                                          3  22            28                           3  10  18
                                                                                                                                         22
                                                                          3  22            28                           3  10  18                 ns

                                                                          3  28            35                           3  14  22        22

                                                                          3  28            35                           3  14  22        28
                                                                                                                                                  ns

                                                                                                                                         28

tPLH                TCK, TDO,                                             6  40            45                           6  20  35        40
tPHL                TMS, TRST                                                                                                                     ns
           STRB     other modes                                           6  40            45                           6  20  35
                                                                                                                                         40
tPZH                                                                      3  20            25                           3  8   15
tPZL                                                                                                                                     18
           STRB     D                                                     3  20            25                           3  8   15                 ns

tPZH                TCK, TDO,                                             5  30            35                           5  15  25        18
tPZL                TMS, TRST
           STRB                                                           5  30            35                           5  15  25        30
                                                                                                                                                  ns
tPZH                TCK, TDO,                                             2  15            18                           2  6   12
tPZL                TMS, TRST                                                                                                            30
           TOE                                                            2  15            18                           2  6   12
                                                                                                                                         15
tPHZ       STRB     D                                                     3  20            25                           3  8   15                 ns
tPLZ
                                                                          3  20            25                           3  8   15        15

tPHZ       STRB     TCK, TDO,                                             5  30            35                           5  15  25        18
tPLZ                TMS, TRST                                                                                                                     ns
                                                                          5  30            35                           5  15  25
                                                                                                                                         18
tPHZ       TOE      TCK, TDO,                                             2  15            18                           2  6   12
tPLZ                TMS, TRST                                                                                                            30
                                                                          2  15            18                           2  6   12                 ns

                                                                                                                                         30

                                                                                                                                         15
                                                                                                                                                  ns

                                                                                                                                         15

All typical values are at VCC = 3.3 V, TA = 25C.

PRODUCT PREVIEW information concerns products in the formative or
design phase of development. Characteristic data and other
specifications are design goals. Texas Instruments reserves the right to
change or discontinue these products without notice.

30                                                                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                   SN54LVT8980A, SN74LVT8980A
                                                         EMBEDDED TESTBUS CONTROLLERS
        IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

                                                                                                                                 SCBS755B - APRIL 2002 - REVISED MARCH 2004

                                  PARAMETER MEASUREMENT INFORMATION

From Output                            500  S1  4V                         TEST                 S1
  Under Test                      500              Open                                       Open
                                                                        tPLH/tPHL
        CL = 50 pF                                                      tPLZ/tPZL              4V
      (see Note A)                                                      tPHZ/tPZH             GND

                    LOAD CIRCUIT                                                                                 2.7 V
                                                                                                                 0V
                                                         Timing Input                         1.5 V
                                                            Data Input
                              tw                2.7 V                                  tsu    th
                  1.5 V                         0V
Input                                1.5 V                                             1.5 V              1.5 V  2.7 V
                                                                                                                 0V

                  VOLTAGE WAVEFORMS                                      VOLTAGE WAVEFORMS
                     PULSE DURATION                                     SETUP AND HOLD TIMES

Input               1.5 V         1.5 V         2.7 V    Output                        1.5 V  1.5 V              2.7 V
                                                0V       Control                                                 0V

            tPLH           1.5 V           tPHL                             tPZL       1.5 V                 tPLZ
Output                                             VOH          Output                                                     2V
                                                         Waveform 1
                                         1.5 V                S1 at 6 V                                   VOL + 0.3 V VOL
                                                         (see Note B)
                                                   VOL

        tPHL                             tPLH                               tPZH                            tPHZ
                                                                Output                                    VOH - 0.3 VVOH
Output                     1.5 V                   VOH   Waveform 2                    1.5 V
                                         1.5 V             S1 at GND                                                       0 V
                                                         (see Note B)
                                                VOL

                  VOLTAGE WAVEFORMS                                                    VOLTAGE WAVEFORMS

        PROPAGATION DELAY TIMES                                         ENABLE AND DISABLE TIMES

       INVERTING AND NONINVERTING OUTPUTS                               LOW- AND HIGH-LEVEL ENABLING

NOTES: A. CL includes probe and jig capacitance.
             B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control.

                  Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.

             C. All input pulses are supplied by generators having the following characteristics: PRR  10 MHz, ZO = 50 , tr  2.5 ns, tf  2.5 ns.
             D. The outputs are measured one at a time, with one transition per measurement.

                    Figure 9. Load Circuit and Voltage Waveforms (D and RDY Outputs)

                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                           31
SN54LVT8980A, SN74LVT8980A
EMBEDDED TESTBUS CONTROLLERS
IEEE STD 1149.1 (JTAG) TAP MASTERS WITH 8BIT GENERIC HOST INTERFACES

SCBS755B - APRIL 2002 - REVISED MARCH 2004

                                      PARAMETER MEASUREMENT INFORMATION

    From Output                            500  S1  6V                                        TEST             S1
      Under Test                      500              Open                                                  Open
                                                                                           tPLH/tPHL
            CL = 50 pF                              GND                                    tPLZ/tPZL          6V
          (see Note A)                                                                     tPHZ/tPZH         GND

                        LOAD CIRCUIT                                                                                       2.7 V
                                                                                                                           0V
                                                             Timing Input                                    1.5 V
                                                                Data Input
                                  tw                2.7 V                                  tsu               th
                      1.5 V                         0V
    Input                                1.5 V                                             1.5 V                    1.5 V  2.7 V
                                                                                                                           0V

                      VOLTAGE WAVEFORMS                                                     VOLTAGE WAVEFORMS
                         PULSE DURATION                                                    SETUP AND HOLD TIMES

    Input               1.5 V         1.5 V         2.7 V    Output                        1.5 V             1.5 V         2.7 V
                                                    0V       Control                                                       0V

                tPLH           1.5 V           tPHL                             tPZL                  1.5 V            tPLZ
    Output                                             VOH          Output                                                           3V
                                                             Waveform 1
                                             1.5 V                S1 at 6 V                                         VOL + 0.3 V VOL
                                                             (see Note B)
                                                       VOL

            tPHL                             tPLH                               tPZH                                  tPHZ
                                                                    Output                                          VOH - 0.3 VVOH
    Output                     1.5 V                   VOH   Waveform 2                               1.5 V
                                             1.5 V             S1 at GND                                                             0 V
                                                             (see Note B)
                                                    VOL

                      VOLTAGE WAVEFORMS                                                    VOLTAGE WAVEFORMS

            PROPAGATION DELAY TIMES                                         ENABLE AND DISABLE TIMES

           INVERTING AND NONINVERTING OUTPUTS                               LOW- AND HIGH-LEVEL ENABLING

NOTES: A. CL includes probe and jig capacitance.
             B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control.

                  Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.

             C. All input pulses are supplied by generators having the following characteristics: PRR  10 MHz, ZO = 50 , tr  2.5 ns, tf  2.5 ns.
             D. The outputs are measured one at a time, with one transition per measurement.

            Figure 10. Load Circuit and Voltage Waveforms (TCK, TDO, TMS, TRST Outputs)

32                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
www.ti.com                                                  PACKAGE OPTION ADDENDUM

                                                                                                                           18-Sep-2008

PACKAGING INFORMATION

    Orderable Device  Status (1)  Package  Package  Pins Package Eco Plan (2) Lead/Ball Finish MSL Peak Temp (3)
    1L8980ADWRG4      ACTIVE        Type   Drawing             Qty
   SN74LVT8980ADW     ACTIVE
  SN74LVT8980ADWR     ACTIVE        SOIC      DW     24 2000 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
SN74LVT8980ADWRG4     ACTIVE                                                no Sb/Br)
                                  SOIC     DW
                                                     24 25 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                  SOIC     DW                               no Sb/Br)

                                  SOIC     DW        24 2000 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                                                            no Sb/Br)

                                                     24 2000 Green (RoHS & CU NIPDAU Level-1-260C-UNLIM
                                                                            no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in
a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check
http://www.ti.com/productcontent for the latest availability information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements
for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered
at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and
package, or 2) lead-based die adhesive used between the die and leadframe. The component is otherwise considered Pb-Free (RoHS
compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame
retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder
temperature.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is
provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the
accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take
reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on
incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited
information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI
to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54LVT8980A, SN74LVT8980A :

Enhanced Product: SN74LVT8980A-EP

NOTE: Qualified Version Definitions:

       Enhanced Product - Supports Defense, Aerospace and Medical Applications

                                           Addendum-Page 1
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                               14-Jul-2012

*All dimensions are nominal

Device                       Package Package Pins  SPQ      Reel Reel A0       B0    K0    P1   W     Pin1
                               Type Drawing        2000  Diameter Width (mm)  (mm)  (mm)  (mm)
                                                                                                (mm) Quadrant
                                                           (mm) W1 (mm)       15.7   2.7  12.0
SN74LVT8980ADWR SOIC DW 24                                                                      24.0  Q1
                                                           330.0 24.4 10.75

                                                   Pack Materials-Page 1
www.ti.com                             PACKAGE MATERIALS INFORMATION

                                                                                                                                      14-Jul-2012

*All dimensions are nominal  Package Type Package Drawing Pins  SPQ   Length (mm) Width (mm) Height (mm)
              Device                                            2000
                             SOIC  DW  24                             367.0  367.0  45.0
    SN74LVT8980ADWR

                                       Pack Materials-Page 2
                                               IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46C and to discontinue any product or service per JESD48B. Buyers should
obtain the latest relevant information before placing orders and should verify that such information is current and complete. All
semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale supplied at the time
of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components which meet ISO/TS16949 requirements, mainly for automotive use. Components which
have not been so designated are neither designed nor intended for automotive use; and TI will not be responsible for any failure of such
components to meet such requirements.

Products                                                Applications

Audio                  www.ti.com/audio                 Automotive and Transportation www.ti.com/automotive

Amplifiers             amplifier.ti.com                 Communications and Telecom www.ti.com/communications

Data Converters        dataconverter.ti.com             Computers and Peripherals www.ti.com/computers

DLP Products          www.dlp.com                      Consumer Electronics  www.ti.com/consumer-apps

DSP                    dsp.ti.com                       Energy and Lighting   www.ti.com/energy

Clocks and Timers      www.ti.com/clocks                Industrial            www.ti.com/industrial

Interface              interface.ti.com                 Medical               www.ti.com/medical

Logic                  logic.ti.com                     Security              www.ti.com/security

Power Mgmt             power.ti.com                     Space, Avionics and Defense www.ti.com/space-avionics-defense

Microcontrollers       microcontroller.ti.com           Video and Imaging     www.ti.com/video

RFID                   www.ti-rfid.com

OMAP Mobile Processors www.ti.com/omap                  TI E2E Community      e2e.ti.com

Wireless Connectivity  www.ti.com/wirelessconnectivity

                       Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                            Copyright 2012, Texas Instruments Incorporated
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

1L8980ADWRG4器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved