datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

18730

器件型号:18730
厂商名称:FREESCALE (NXP )
下载文档

文档预览

18730器件文档内容

Freescale Semiconductor                                                                                 Document order number: MPC18730
Technical Data                                                                                                             Rev 1.0, 10/2005

Power Management IC with Five                                                                           18730
Regulated Outputs
Programmed Through 3-Wire                                                                           POWER MANAGEMENT IC
Serial Interface

   The MPC18730 Power Management IC (PMIC) regulates five                                                       EP SUFFIX
independent output voltages from either a single cell Li-Ion (2.7 V to                                        98ARL10571D
4.2 V input range) or from a single cell Ni-MH or dry cell (0.9 V to                                64-TERMINAL 0.5 mm PITCH
2.2 V input range).
                                                                                                                     QFN
   The PMIC includes 2 DC-DC converters and 3 low drop out (LDO)
linear regulators. The output voltage for each of the 5 output voltages                             ORDERING INFORMATION
is set independently through a 3-wire serial interface. The serial
interface also configures the PMIC's versatile start-up control system,
which includes multiple wakeup, sleep, standby, and reset modes to
minimize power consumption for portable equipment.

   In single cell Li-Ion applications two DC-DC converters are
configured as buck (step-down) regulators. In single cell Ni-MH or dry
cell applications, one DC-DC converter is configured as a boost
(step-up) regulator, and the other as buck-boost regulator. The DC-
DC converters' output voltages have set ranges 1.613 V to 3.2 V at
up to 120 mA, and 0.805 V to 1.5 V up to 100 mA through the serial
interface.

                                                                                            Device      Temperature           Package
                                                                                                         Range (TA)
Features

Operates from single cell Li-Ion, Ni-MH, or Alkaline                                      MPC18730EP/R2 -10C to 65C       64 QFN

2 DC-DC Converters

3 Low Drop Regulators

Serial Interface Sets Output Voltages

4 Wake Inputs

Low Current Standby Mode

Pb-Free Packaging Designated by Suffix Code EP

                 2.7 V to 4.2 V Input VB      MPC18730                                                  Programmable
                                                                                                        1.613 V to 3.2 V
                                          VB                                        VCC1
                                                                                                        Programmable
                            VO                                                      VO1                 0.805 V to 1.5 V

                                          VREF                                      SW1

                                          RSTO1B                                    VCC2

                                                      EXT_G_ON

                                                                              VO2

                            VO

                                                                             SW2

                                                                                    SREGI1              Programmable
                                                                                                        0.865 V to 2.8 V
                                          RSTO2B SREGO1
                                                                                                        Programmable
                                                                                    SREGI2              0.011 V to 2.8 V

                                          CONTROL SREGO2                                                Programmable
                                                                                                        2.08 V to 2.8 V
                 MCU                      LOGIC                                     SREGI3

                                          INPUTS SREGO3

                                          GND                                       VG

                                          PGND                                                      VB

                                                                                    SWG

                            Figure 1. MPC18730 Simplified Application Diagram

* This document contains information on a product under development.
Freescale reserves the right to change or discontinue this product without notice.

Freescale Semiconductor, Inc., 2005. All rights reserved.
INTERNAL BLOCK DIAGRAM

                        INTERNAL BLOCK DIAGRAM

              HVB                                                     VMODE                                      VB
                                                                                                                          VB
            VREF                       LVB               VMODE                    VO1                                     LVB
           LSWO                       Driver         VO1 RSTO1B(Int)                                                      V_STBY
        RSTO1B          VREF RSTO1B(Int)                                                                                  VCC1
                                               BANDGAP
          CRST1                          CLR  REFERENCE                                                                   VO1
       RST1ADJ                                                                                                            VI1
                                                                              VG
             INM1                                                                                                         SW1
               RF1      VO1                              RSTO2B(Int)   POWER
             DTC1                             RSTO1B(Int)VO1 VG       SWITCH1                                             PGND1
                                                                                                                          VCC2
        RSTO2B          RESET                              Step-UpDown                                                    VO2IN
                        Block 1                               DC/DC                                                       VO2
          CRST2                                              Converter                                                    DW_2T
             INM2                                               CH1                                                       DW_2B
              RF2                                                                                                         VI2
                                                                      VG
                                                                                                                          SW2
                                               RSTO2B(Int)             POWER
                                                             VG       SWITCH2

                          VO1    RSTO2B(Int)
                        RESET
                        Block 2

                                 REF2                      Step-UpDown
                                                               DC/DC

                                                             Converter
                                                                 CH2

                        DTC2                                                                                           PGND2
                                                                                                         VG            SREGI1

       SREGC1                                              REF3 Series Pass                                            SREGO1
       SREGC2                                                         Regulator1                                       SREGI2
                                                                                                                       SREGO2
                                                                                  VG                                   SREG2G
                                                                                                                       SREGI3
                                                    REF4              Series Pass                                      SREGO3
                                                                       Regulator2                                      C1L

       SREGC3 V_STBY             VO1 VB                                           VG                                   VG
                                                                                                                       SWG
       WAKE1B                                       REF5              Series Pass                                      PGND3
       WAKE2B                                                         Regulator3
       WAKE3B                                                                                                          EXT_G_ON
       WAKE4B                                 RSTO1B(Int)             CLKIN VB
       SEQSEL
                                              RSTO2B                  CPoff
            DATA                                                          VB VO1 VG
           STRB                  CONTROL (Int)      SEQSEL
          SCKIN
                                 Control
             CLR                 Logic
         SLEEP
          CLKIN                                       VG_select                   Step-Up
                                                                                  DC/DC
             GND
                                                           VG_duty Convertor
        VGSEL1
       VGSEL2                                 REF2 REF4                                                      VG

            WDT                               REF1  REF3 REF5                                                EXT gate

                                                                                  On                         On

                                                    REF DAC           VREF Buffer

                        Figure 2. MPC18730 Simplified Internal Block Diagram

18730                                                                                                        Analog Integrated Circuit Device Data
                                                                                                                             Freescale Semiconductor
2
                                                                                                                               TERMINAL CONNECTIONS

                                       TERMINAL CONNECTIONS

                             SLEEP
                                   CLKIN
                                         SEQSEL
                                               WDT
                                                     SCKIN
                                                            STRB
                                                                  DATA
                                                                        VREF
                                                                              GND
                                                                                     SREGI1
                                                                                           SREGO1
                                                                                                 SREGC1
                                                                                                        SREGI2
                                                                                                              SREGO2
                                                                                                                    SREG2G

                CLR  1                                                                                                         49 SREGC2
          WAKE4B
                             64 63 62 61 60 59 58 57 56 55 54 53 52 51 50

                         2                                                                                                 48  SREGI3

          WAKE3B         3                                                                                                 47 SREGO3

          WAKE2B         4                                                                                                 46 SREGC3

          WAKE1B         5                                                                                                 45 EXT_G_ON

          LSWO           6                                                                                                 44 DW_2B

          LVB            7                                                                                                 43 DW_2T

          HVB            8                                                                                                 42 VO2

          V_STBY         9                                                                                                 41 VO2IN

           VO1 10                              TOP VIEW                                                                    40 VCC2
          VCC1 11                                                                                                          39 VI2

          VI1 12                                                                                                           38 SW2

          SW1 13                                                                                                           37 SW2

          SW1 14                                                                                                           36 PGND2
                                                                                                                           35 PGND2
          PGND1          15

          PGND1          16                                                                                                34  RSTO2B

                             18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                     17                                                                                                        33 CRST2

                     RSTO1B
                             CRST1

                                   RST1ADJ
                                         DTC1
                                                RF1
                                                      INM1
                                                            C1L
                                                                   VG
                                                                         SWG

                                                                               PGND3
                                                                                      VB

                                                                                            VGSEL2
                                                                                                  VGSEL1

                                                                                                        INM2
                                                                                                              RF2
                                                                                                                     DTC2

                                       Figure 3. MPC18730 Terminal Connections

Table 1. MPC18730 Terminal Definitions
    A functional description of each terminal can be found in the Functional Terminal Description section beginning on page 14.

Terminal  Terminal       Terminal      Formal Name                              Definition
Number      Name         Function

1         CLR            Input         Clear          Start-up Signal Input Latch/Clear

2         WAKE4B         Input         Wake Signal 4  Start-up Signal Input 4

3         WAKE3B         Input         Wake Signal 3  Start-up Signal Input 3

4         WAKE2B         Input         Wake Signal 2  Start-up Signal Input 2

5         WAKE1B         Input         Wake Signal 1  Start-up Signal Input 1

6         LSWO           Output        Low-Side Switch Low-Side Switch Output Terminal

                                       Output

7         LVB            Input         Low Voltage Battery VB Power Supply Connection for Ni_mh

8         HVB            Input         High Voltage Battery VB Power Supply Connection for Li_ion

9         V_STBY         Output        Standby Voltage V_STBY Voltage Output

Analog Integrated Circuit Device Data                                                                                                     18730
Freescale Semiconductor
                                                                                                                                               3
TERMINAL CONNECTIONS

Table 1. MPC18730 Terminal Definitions (continued)
    A functional description of each terminal can be found in the Functional Terminal Description section beginning on page 14.

Terminal  Terminal    Terminal  Formal Name                                    Definition
Number      Name      Function

10        VO1         Input     Voltage Input 1  Switching Power Supply Circuit 1, VO1 Voltage Input, VO1 Power Supply

11        VCC1        Output    Voltage Output 1 Power Switch 1 Output

12        VI1         Output    Voltage Output 1 Switching Power Supply Circuit 1 Output

13        SW1         Power     Switching 1      Switching Power Supply Circuit 1 Coil Connection

14        SW1         Power     Switching 1      Switching Power Supply Circuit 1 Coil Connection

15        PGND1       Ground    Power Ground 1 Switching Power Supply Circuit 1 Power GND

16        PGND1       Ground    Power Ground 1 Switching Power Supply Circuit 1 Power GND

17        RSTO1B      Output    Inverted Reset   Reset Circuit 1 Reset Signal Output

                                Output 1

18        CRST1       Input     Reset Delay      Reset Circuit 1 Reset Signal Delaying Capacitor Connection
                                Capacitor 1

19        RST1ADJ     Output    Reset1 Adjustment Switching Power Supply Circuit 1 Reset Voltage Reference Output

20        DTC1        Power     Duty Control     Switching Power Supply Circuit 1 Maximum Duty Setting

21        RF1         Output Reference Feedback 1 Switching Power Supply Circuit 1 Error Amp Output

22        INM1        Input     Input Minus 1    Switching Power Supply Circuit 1 Error Amp Inverse Input

23        C1L         Power     Charge Pump      VG Power Supply Circuit Charge Pump Capacitor Connection

                                Capacitor

24        VG          Output    Gate Voltage     VG Power Supply Circuit Voltage Output, Pre-Diver Circuit Power Supply

25        SWG         Power     Switching        VG Power Supply Circuit Coil Connection

26        PGND3       Ground    Power Ground 3 VG Power Supply Circuit Power GND

27        VB          Power     Battery Voltage  VB Power Supply Connection

28        VGSEL2      Output    VG Select 2      VG Power Supply Circuit Output Voltage Setting 2

29        VGSEL1      Output    VG Select 1      VG Power Supply Circuit Output Voltage Setting 1

30        INM2        Input     Input Minus      Switching Power Supply Circuit 2 Error Amp Inverting Input

31        RF2         Output Reference Feedback 2 Switching Power Supply Circuit 2 Error Amp Output

32        DTC2        Power     Duty Control     Switching Power Supply Circuit 2 Maximum Duty Setting

33        CRST2       Input     Reset Delay      Reset Circuit 2 Reset Signal Delay Capacitor Connection
                                Capacitor 1

34        RSTO2B      Output    Inverted Reset   Reset Circuit 2 Reset Signal Output

                                Output 2

35        PGND2       Ground    Power Ground 2 Switching Power Supply Circuit 2 Power GND

36        PGND2       Ground    Power Ground 2 Switching Power Supply Circuit 2 Power GND

37        SW2         Power     Switching        Switching Power Supply Circuit 2 Coil Connection

38        SW2         Power     Switching        Switching Power Supply Circuit 2 Coil Connection

39        VI2         Output    Voltage Output   Switching Power Supply Circuit 2 Output

40        VCC2        Output    Voltage Output   Power Switch 2 Output

41        VO2IN       Input     Voltage Input    Power Switch 2 Voltage Input

42        VO2         Input     Voltage Input    Switching Power Supply Circuit 2 VO2 Voltage Input

18730                                                                          Analog Integrated Circuit Device Data
                                                                                               Freescale Semiconductor
4
                                                                                                     TERMINAL CONNECTIONS

Table 1. MPC18730 Terminal Definitions (continued)
    A functional description of each terminal can be found in the Functional Terminal Description section beginning on page 14.

Terminal  Terminal  Terminal           Formal Name                                 Definition
Number      Name    Function

43        DW_2T     Output Step Down Top FET 2 Switching Power Supply Circuit 2 Step down Top side FET Gate Output

                                                     for Ni_mh

44        DW_2B     Output             Step Down Bottom Switching Power Supply Circuit 2 Step down Bottom side FRT Gate

                                       FET 2         Output for Ni_mh

45        EXT_G_ON Output              Gate Switch   External Transistor Gate Signal Output

46        SREGC3    Power Regulator Capacitor 3 Series Pass Power Supply Circuit 3 External Feedback Connection

47        SREGO3    Output             Regulator Output 3 Series Pass Power Supply Circuit 3 Output

48        SREGI3    Power              Regulator Input 3 Series Pass Power Supply Circuit 3 Power Supply

49        SREGC2    Power Regulator Capacitor 2 Series Pass Power Supply Circuit 2 External Feedback Connection

50        SREG2G    Output Regulator Gate Output Series Pass Power Supply Circuit 2 External Transistor Gate Signal

                                       2             Output

51        SREGO2    Output             Regulator Output 2 Series Pass Power Supply Circuit 2 Output

52        SREGI2    Power              Regulator Input 2 Series Pass Power Supply Circuit 2 Power Supply

53        SREGC1    Power Regulator Capacitor 1 Series Pass Power Supply Circuit 1 External Feedback Connection

54        SREGO1    Output             Regulator Output 1 Series Pass Power Supply Circuit 1 Output

55        SREGI1    Power              Regulator Input 1 Series Pass Power Supply Circuit 1 Power Supply

56        GND       Ground             Ground        GND

57        VREF      Output             Reference Voltage Reference Voltage Output

58        DATA      Input              Data Signal   Serial Interface Data Signal Input

59        STRB      Input              Strobe        Serial Interface Strobe Signal Input

60        SCKIN     Input              Serial Clock  Serial Interface Clock Signal Input

61        WDT       Input              Watch Dog Timer Watchdog Timer Capacitor Connection

62        SEQSEL    Input              Sequence Input Start-Up Sequence Setting Input

63        CLKIN     Input              Clock Input   External Synchronous Clock Signal Input

64        SLEEP     Input              Sleep Signal  Sleep Signal Input

Analog Integrated Circuit Device Data                                                                     18730
Freescale Semiconductor
                                                                                                               5
MAXIMUM RATINGS

                                           MAXIMUM RATINGS

Table 2. Maximum Ratings

   All voltages are with respect to ground unless otherwise noted. Exceeding these ratings may cause a malfunction or
permanent damage to the device.

                               Ratings     Symbol                  Value               Unit

ELECTRICAL RATINGS

Power Supply Voltage                                       VB     -0.5 to 5.0                                         V
Analog Signal Input (1)
                                                            VINAN  -0.5 to VO1+0.5                                     V
Logic Signal Input
     WAKE1~4B                                                                                                          V
     CLR, SLEEP, CLKIN, SCKIN, DATA, STRB
     VGSEL1,2                              VILRSTB                 -0.5 to V_STBY+0.5
                                            VILGC                    -0.5 to VO1+0.5
Output Power Current                      VILGSEL                    -0.5 to VB+0.5
     VCC1 Power Supply Circuit (2)
     VCC2 Power Supply Circuit                                                         mA
     SREG1 Power Supply Circuit
     SREG2 Power Supply Circuit                             IOVO1  120
     SREG3 Power Supply Circuit
     VG Power Supply Circuit                                IOVO2  100
     RSTO1B Power Supply Circuit
                                           IOREG1                  80
Open-Drain Output Apply Voltage
     RSTO1B                                IOREG2                  100
     LSWO
                                           IOREG3                  80
ESD Voltage
     Human Body Model (HBM) (3)                             IOVG   8
     Machine Model (MM) (4)
     Charge Device Model (CDM)             IORSTB                  -20

THERMAL RATINGS                                                                                                        V

                                                            VIODR  -0.5 to 3.3
                                                            VIODV  -0.5 to 3.3

                                                                                                                       V

                                                            VESD1   1500
                                                            VESD2   200
                                                            VCDM    750

Operating Temperature                                                                                                  C
    Ambient
    Junction                                                TA     -10 to 65

                                                            TJ     150

Storage Temperature                                         TSTG   -50 to 150           C
Thermal Resistance (5)                                      RJA         69
                                                                                       C/W
    Junction to Ambient

Lead Soldering Temperature(6)              TSOLDER                 260                                                 C

Notes
   1. VREF, DTC1, DTC2, SREGC1, SREGC2, SREGC3 and RST1ADJ.
   2. Includes the series pass power supply circuit output current.
   3. ESD1 testing is performed in accordance with the Human Body Model (CZAP = 100 pF, RZAP = 1500 ).
   4. ESD2 testing is performed in accordance with the Machine Model (CZAP = 200 pF, RZAP = 0 ) and in accordance with the system
         module specification with a capacitor 0.01 F connected from OUT to GND.
   5. Device mounted on a 2s2p test board, in accordance with JEDEC JESD51-6 and JESD51-7.
   6. Terminal soldering temperature limit is for 10 seconds maximum duration. Not designed for immersion soldering. Exceeding these limits
         may cause malfunction or permanent damage to the device.

18730                                                              Analog Integrated Circuit Device Data
                                                                                   Freescale Semiconductor
6
                                                                            STATIC ELECTRICAL CHARACTERISTICS

         STATIC ELECTRICAL CHARACTERISTICS

Table 3. Static Electrical Characteristics

   Characteristics noted under conditions VB = 1.2 V, VO1 = 2.4 V, VG = 6.0 V, fCLK = 176.4 kHz unless otherwise noted. Typical
values noted reflect the approximate parameter means at TA = 27C under nominal conditions unless otherwise noted.

         Characteristic                       Symbol                 Min    Typ    Max                 Unit

GENERAL

VB Power Supply Voltage                                                                                V
    Power Supply Voltage 1
    Power Supply Voltage 2                    VLVB                   0.9    1.2    2.2

Series Regulator Input Voltage (7), (8)       VHVB                   2.7    3.5    4.2

Start-Up Voltage                              VSREGI                 VSREG+0.2(9) VSREG+0.3 VSREG+0.4  V
Analog Signal Input (10)
                                              VBST                   0.9    -      -                   V
Logic Signal Input
    RSTO1 ~ 4B                                VIANA                  0      -      VO1                 V
    CLR, SLEEP, CLKIN, DATA, STRB and SCKIN
    VGSEL1, 2                                                                                          V

Output Power Current                          VILRSTB                0      -      V_STBY
    VCC1 Power Supply Circuit (11)
    VCC2 Power Supply Circuit (11)            VILGC                  0      -      VO1
    SREG1 Power Supply Circuit
    SREG2 Power Supply Circuit                VILGSEL                0      -      VB
    SREG3 Power Supply Circuit
    VG Power Supply Circuit                                                                            mA
    RSTO
                                              IOVCC1                 0      -      100
Supply Current in Stand-by mode
                                              IOVCC2                 0      -      80

                                              IOSREG1                5      -      60

                                              IOSREG2                6      -      80

                                              IOSREG3                5      -      60

                                              IOVG                   0      -      6

                                              IORSTB                 -5     -      0

    VB Supply Current (VB = 1.2 V for Ni_MH)  IBSNi                  -      5      10                  mA
    (HVB = 3.5 V for Li-Ion)
Supply Current in Operating mode              IBSLi                  -      8      12
    VB Supply Current (VB = 1.2 V for Ni_MH)
    (HVB = 3.5 V for Li-Ion)                                                                           mA
Reference Power Supply Circuit
                                              IBNi                   -      9      18

                                              IBLi                   -      7      14

    Output Voltage                            VREF                   1.255  1.275  1.295               V
    Output Current                            IOREF                   -0.3
Switching Power Supply 1                      VCC1                    2.3   -      0.3                 mA
    VCC1 Output Voltage (Io = 0~100 mA)
                                                                            2.4    2.5                 V

Notes
   7. When applying voltage from an external source.
   8. 0.3 V when VG is 4.5 V.
   9. Provide 2 V or higher for the voltage difference (VG - VO1).

  10. VREF, DTC1, DTC2, SREGC1, SREGC2, SREGC3 and RST1ADJ.
  11. Includes the series pass power supply circuit output current.

Analog Integrated Circuit Device Data                                                                  18730
Freescale Semiconductor
                                                                                                            7
STATIC ELECTRICAL CHARACTERISTICS

                                                  This paragraph is boilerplate - you may add to it but, can not change wording. You may change numeric values

Table 3. Static Electrical Characteristics (continued)

   Characteristics noted under conditions VB = 1.2 V, VO1 = 2.4 V, VG = 6.0 V, fCLK = 176.4 kHz unless otherwise noted. Typical
values noted reflect the approximate parameter means at TA = 27C under nominal conditions unless otherwise noted.

              Characteristic                         Symbol    Min        Typ   Max                                                                             Unit

Switching Power Supply 2                                                                                                                                        V

VCC2 Output Voltage (Io = 0~80 mA)                    VCC2     1.05       1.15  1.25
DW_2T Output Voltage (12) (Isource = 400 A)         VDW2TH    5.2
                                                     VDW2TL      0        -     VG
(Isink = 400 A)                                     VDW2BH    5.2
DW_2B Output Voltage (12) (Isource = 400 A)         VDW2BL      0        -     0.3

(Isink = 400 A)                                                          -     VG

                                                                          -     0.3

Series Pass Power Supply Circuit                       VSREG1   2.7       2.8   2.9                                                                             V
    SREG1 Control Voltage (Io = 5~60 mA) (13)        SR1OFST   -13.5
    SREG1-Error AMP Input offset voltage (14)                   2.7       -     24.5                                                                            mV
    SREG2 Control Voltage (Io = 6~80 mA) (13)          VSREG2   -17
    SREG2-Error AMP Input offset voltage (15)        SR2OFST    2.7       2.8   2.9                                                                             V
    SREG3 Control Voltage (Io = 5~60 mA) (13)                   -11
    SREG3-Error AMP Input offset voltage (16)          VSREG3             -     17                                                                              mV
    SREG2G Output Voltage (17) (Isource = 2.5 A)    SR3OFST     5
    (Isink = 2.5 A)                                 SREG2GH     0        2.8   2.9                                                                             V
                                                     SREG2GL
                                                                          -     23                                                                              mV

                                                                          -     VG                                                                              V

                                                                          -     0.5                                                                             V

Power Switch On Resistance                                                                                                                                      

VCC1 Circuit                                         RVCC1     -          0.4   0.6
VCC2 Circuit
                                                     RVCC2     -          0.4   0.6

VG Power Supply Circuit                                                                                                                                         V
    (Io = 0~6 mA) (18)
    (Io = 0~6 mA) (19)                               VG_00     5.5        6.0   6.5
    C1L Output Voltage (Isource = 2.5 mA)
    (Isink = 2.5 mA)                                 VG_10     4.6        5.0   5.4
    VGH Voltage (Certified value)
                                                     VO11LH    VB x 0.85  -     VB

                                                     VO11LL    0          -     0.4

                                                     VGH       -          -     10.5

V_STBY Output Voltage for Li_ion (Io = 300 A) (20)  VLVB      1.75       -     2.45                                                                            V

Notes

  12. Connect a transistor with gate capacity of 200 pF or smaller to DW_2T and DW_2B

  13. If a capacitor with capacitance of 22F is connected to SREGO, use a phase compensation capacitor between SREGO and SREGC
         when the load is 5 mA (6 mA for SREG2) or lower. The output voltage values shown in the table assume that external resistance is
         connected as follows:
         SREGI1 = 3.0V to 3.3V, 65.14K between SREGO1 and SREGC1, 34.86K between SREGC1 and GND.
         SREGI2 = 3.0V to 3.3V, 54.46K between SREGO2 and SREGC2, 45.54K between SREGC2 and GND.
         SREGI3 = 3.0V to 3.3V, 73.84K between SREGO3 and SREGC3, 26.16K between SREGC3 and GND.

  14. Calculated by the right formula for input offset: SR1OFST=(Vref x 0.77) - (SREGO1 (100k 34.86k))
  15. Calculated by the right formula for input offset: SR2OFST=(Vref x 1) - (SREGO1 (100k 45.54k))
  16. Calculated by the right formula for input offset: SR3OFST=(Vref x 0.58) - (SREGO1 (100k 26.16k))
  17. Connect a transistor with gate capacity of 300 pF or smaller to REG2G.

  18. When VGSEL1 is Low and VGSEL2 is Low, I/O=3mA or higher is certified by specification.

  19. When VGSEL1 is High and VGSEL2 is Low, I/O=3mA or higher is certified by specification.
  20. When HVB is 4.2V and the load from V_STBY is 0.5A or higher.

18730                                                                     Analog Integrated Circuit Device Data
                                                                                          Freescale Semiconductor
8
                                                                                     STATIC ELECTRICAL CHARACTERISTICS

Table 3. Static Electrical Characteristics (continued)

   Characteristics noted under conditions VB = 1.2 V, VO1 = 2.4 V, VG = 6.0 V, fCLK = 176.4 kHz unless otherwise noted. Typical
values noted reflect the approximate parameter means at TA = 27C under nominal conditions unless otherwise noted.

Characteristic                                          Symbol                 Min   Typ   Max        Unit

Reset Circuit                                           VRST1       0.85 x VO1 0.88 x VO1 0.91 x VO1  V
    Reset Voltage 1
    Reset Voltage 2                                     VRST2       0.80 x VO2 0.85 x VO2 0.90 x VO2  V
    Hysteresis Voltage 1 (@RST1)
    Hysteresis Voltage 2 (@RST2)                        VHYRS1                 40    78    115        mV
    RSTB (VRSTB = 2.4 V)
    (Isink = 2 mA)                                      VHYRS2                 50    75    100        mV
    CRST (Isink = 100 A)
    High Level Threshold Voltage                        IORSTB1,2              0     -     10         A
    Low Level Threshold Voltage
    CRST Pull-Up Resistance                             VOLRSTB1,2             0     -     0.5        V

V_STBY Output Resistance                                VOLCR1,2               0     -     0.7        V
    Output Resistance (VO1)
    Output Resistance (VB)                              VIHCR1,2               1.25  1.42  1.65       V

LSWO Output Resistance                                  VILCR1,2               0.75  1.00  1.15       V
    Output Resistance
                                                        RPUPRC1,2              50    100   150        K

                                                                                                      

                                                        RVO1                   -     30    45
                                                        RVB
                                                                               -     200   400

                                                        RLSWO                  -     42    50         

Ext_G_ON                                                                                              V
    Ext_G_ON Output Voltage (Isource = 100 A)
    (Isink = 100 A)                                    VOHEXTG     VG x 0.9         -     VG
                                                        VOLEXTG          0
                                                                                     -     VG x 0.1

Logic Input                                             VIHVS       V_STBY - 0.2     -     -          V
    "H" Level Input Voltage (21)
    "L" Level Input Voltage (21)                        VILVS                  -     -     0.2        V
    "H" Level Input Voltage (22)
    "L" Level Input Voltage (22)                        VIH                    1.5   -     -          V
    "H" Level Input Voltage (23)
    "L" Level Input Voltage (23)                        VIL                    -     -     0.4        V
    "H" Level Input Current (21), (23)
    "L" Level Input Current (23), (24)                  VIHVB       VB - 0.2         -     -          V
    Pull Up Resistance (25)
    Pull Down Resistance (26)                           VILVB                  -     -     0.2        V

                                                        IIH                    -1    -     1          A

                                                        IIL                    -1    -     1          A

                                                        RPUP                   410   590   770        K

                                                        RPDW                   330   480   625        K

Notes
  21. Applied to WAKEB1 ~ 4 and SEQSEL.
  22. Applied to CLR, SLEEP, CLKIN, DATA, STRB and SCKIN.
  23. Applied to VGSEL1 and 2.
  24. Applied to WAKEB1 ~ 3, CLR, SLEEP, CLKIN, DATA, STRB, SCKIN and SEQSEL.
  25. Applied to WAKEB4.
  26. Applied to CLR, SLEEP, CLKIN, DATA, STRB and SCKIN.

Analog Integrated Circuit Device Data                                                                 18730
Freescale Semiconductor
                                                                                                           9
DYNAMIC ELECTRICAL CHARACTERISTICS

            DYNAMIC ELECTRICAL CHARACTERISTICS

Table 4. Dynamic Electrical Characteristics

   Characteristics noted under conditions VB = 1.2 V, VO1 = 2.4 V, VG = 6.0 V, fCLK = 176.4 kHz unless otherwise noted. Typical
values noted reflect the approximate parameter means at TA = 27C under nominal conditions unless otherwise noted.

            Characteristic                       Symbol  Min  Typ    Max  Unit

OSCILLATOR

Internal Oscillation Frequency                  fICK    150  200    250  kHz

MICRO CONTROLLER INTERFACE                       fCLK    -    176.4  -    kHz
Clock Signal Input (27)
                                                   ts    20   -      -    nsec
Serial Interface (Refer to Timing Chart below)    th                     nsec
     DATA Set Up Time                            fsck    20   -      -    MHz
     DATA Hold Time                              twckh                    nsec
     SCKIN Clock Frequency                       twckl   -    6.0    -    nsec
     SCKIN 'H' Pulse Width                       thck                     nsec
     SCKIN 'L' Pulse Width                       tssb    50   -      -    nsec
     SCKIN Hold Time                             twsb                     nsec
     STRB Set Up Time                                    50   -      -
     STRB Pulse Width
                                                         50   -      -
Notes
  27. Duty 50%.                                          50   -      -

                                                         50   -      -

18730                                                       Analog Integrated Circuit Device Data
                                                                            Freescale Semiconductor
10
                                                                                                                         FUNCTIONAL DIAGRAMS

                                       FUNCTIONAL DIAGRAMS

WAKE1~4(int)

        CLKIN                                                    INT                               EXT (Serial setting)
     V_STBY
                                                                               VO1
             VB
             VG                VB                CRST set value  VB                                                      VB
RSTO1B(Int)                    VB                                VG                                                      VB
     RSTO1B                    VB*1                              VO1                                                     VB*1
           VO1                                                   VO1
         VCC1                                                    VO1
           VO2
         VCC2                                                             VO1       VO1
RSTO2B(Int)                                                                            VO2
     RSTO2B                                                      CRST set value        VO2
VSREG1~3
                                                                                              VO1

                                                 SEQSEL setting

DATA                                                                                DATA

STRB                                                             SEQSEL setting
  CLR

SLEEP

                 Standby Mode          Start-Up                  Operation Mode                                          Standby Mode
                                                                                                                                                         18730
*1: When using Ni_mh. High-Z when using Li_ion.
                                                                                                                                                        11
                               Figure 4. Power Supply Start-Up Timing Diagram

Analog Integrated Circuit Device Data
Freescale Semiconductor
FUNCTIONAL DIAGRAMS

                     tssb      twckh      twckl                thck

       SCKIN               ts         th             D0
        DATA                                                                        twsb
        STRB                   A3                A2

                               Figure 5. Serial Interface Timing Diagrams

18730                                                                      Analog Integrated Circuit Device Data
                                                                                           Freescale Semiconductor
12
                                                                                                    FUNCTIONAL DIAGRAMS

Table 5. Serial Interface Functions

   Register Name Address                               DATA1                                      DATA2

0 CLR, SLEEP    1000        CLR                SLEEP Reserved Reserved Reserved Reserved Reserved Reserved
                0001      PSW1
1 Power Mode    0010      Ext / Int            PSW2       RSTO1B       VCC2         SREG1    SREG2   SREG3 RSTO2B
                0011       MSB
2 Clock Select  0100       MSB                 Half Freq RSTB sleep S_Off_VG VG_Duty[3] VG_Duty[2] VG_Duty[1] VG_Duty[0]

3     VO1                                                         VO1 Output Voltage                     LSB  S_Off_VO1

4     VO2                                                         VO2 Output Voltage                     LSB  S_Off_VO2

5  SREG1        0101      MSB                                     SREG1 Output Voltage                LSB     Reserved
                0110      MSB                                                                        CP Off      LSB
6  SREG2        0111      MSB                                          SREG2 Output Voltage
                                                                                                              EXTG On
7  SREG3                                                  SREG3 Output Voltage               LSB

   Twelve bits immediately before start-up of STRB are                 order of Add_[3], Add_[2], ..., Add_[0], DATA1_[3],
always effective. Upon power on, the internal power on reset           DATA1_[2], ...., DATA2_[0].
works to initialize the registers. Serial data is fetched in the

Table 6. Block Operation

                          INPUT                                                              OUTPUT

   WAKE(Int) RSTO1B(Int) RSTO1B RSTO2B(Int) SEQSEL                              VG      VO1  VO2 VCC1,2       REG1,2,3
                                                                                          -                         -
   L            X                           X          X          X              -       O   -           -          -
                                                                                         O                         O
   H            L                           L          L          L             O        O   -           -          -
                                                                                         O                         O
   H            H                           L          L          L             O        O   -           -         O

   H            H                           L          L          H             O            -           -

   H            H                           H          H          L             O            O           O

   H            H                           H          H          H             O            O           O

   O : Operation, - : Stop, X : Don't care

                                            Table 7. Start-Up Sequence Settings

                                               SEQSEL     CLR/SLEEP Series Regulators

                                               V_STBY     RSTO2B(Ext)  RSTO2B(Int)
                                                 GND      RSTO1B(Ext)  RSTO1B(Int)

Analog Integrated Circuit Device Data                                                                                       18730
Freescale Semiconductor
                                                                                                                               13
FUNCTIONAL DESCRIPTION
INTRODUCTION

                        FUNCTIONAL DESCRIPTION

                        INTRODUCTION

   The 18730 power management integrated circuit provides        reset modes to minimize power consumption for portable
five independent output voltages for the micro controller from   equipment. In single cell Li-Ion applications two DC-DC
either a single cell Li-Ion or from a single cell Ni-MH or dry   converters are configured as buck regulators. In single cell
cell. The PMIC includes two DC to DC converters and three        Ni-MH or dry cell applications, one DC-DC converter is
low drop out linear regulators. The output voltage for each of   configured as a boost regulator, and the other as buck-boost
the five output voltages is set independently through a 3-wire   regulator.
serial interface. The PMIC has multiple wakeup, sleep, and

                        FUNCTIONAL TERMINAL DESCRIPTION

CLEAR TERMINAL (CLR)                                             VOLTAGE OUTPUT TERMINALS (VCC1, VCC2)
   This Clear input signal makes clear internal latches for         Output `VO1' or `VO2' voltage controlled internal power

WAKE signal holding. The WAKE control circuit can not            switch.
receive another WAKE input until the latch is cleared by this
Clear input.                                                     POWER INPUT TERMINALS (VI1, VI2)
                                                                    The power input terminals (VI1, VI2) are drain terminals on
WAKE SIGNAL TERMINALS (WAKE1B, WAKE2B,
WAKE3B, WAKE4B) ... ACTIVE LOW                                   the top side FET of the DC/DC converter switcher. They are
                                                                 the power input for the buck converter and output for the
   Any one WAKE input signal of these four WAKE inputs           boost converter.
awakes this device from sleep mode. The WAKE signals can
be made with external low side mechanical switch and             SWITCHING TERMINALS (SW1, SW2)
resistance that is pulled up to VSTB rail.                          Switching Terminals (SW1, SW2) are the output of the half

LOW-SIDE SWITCH OUTPUT TERMINAL (LSWO)                           bridge and connect to the external inductance.
   Low-Side switch output that is turned on with `CLR' signal.
                                                                 POWER GROUND TERMINALS (PGND1, PGND2,
It can be used for external key input latches clear.             PGND3)

LOW VOLTAGE BATTERY TERMINAL (LVB)                                  Ground level node for DC/DC converter and Charge Pump
   This input terminal is used for temporarily power supply      portion.

while wake up for 1cell Ni-MH battery or 1cell dry cell battery  INVERTED RESET OUTPUT TERMINALS (RSTO1B,
(= Low Voltage Battery) use. It has to be connected to VB rail.  RSTO2B)
When Li-Ion battery is used, the terminal has to be open.
                                                                    Reset signal output for external MPU or the something
HIGH VOLTAGE BATTERY TERMINAL (HVB)                              controller. RSTO1B keeps `Low' level while the VO1 voltage
   This input terminal is used for temporarily power supply      is less than internal reference voltage. RSTO2B follows to
                                                                 VO2 voltage.
while wake up for Li-Ion battery (= High Voltage Battery) use.
It has to be connected to the VB rail. When a Ni-MH battery      RESET DELAY CAPACITOR TERMINALS (CRST1,
is used, the terminal has to be connected to ground level.       CSRT2)

STANDBY VOLTAGE TERMINAL (V_STBY)                                   The capacitor which is connected to this terminal decide
   Standby Voltage is made from LVB or HVB that depends          delay time to negate Reset signal from exceeding the
                                                                 reference voltage level.
on which battery is used. This voltage is used for internal
logic and analog circuit at standby (sleep) mode temporarily     RESET 1 ADJUSTMENT TERMINAL (RST1ADJ)
before `VO1' voltage is established.                                Used to adjust the reset level with external resistance

VOLTAGE INPUT TERMINALS (VO1, VO2)                               which is connected to VO1 for RSTO1B.
   This power supply input terminal named `VO1 or VO2' is
                                                                 DUTY CONTROL TERMINALS (DTC1, DTC2)
for internal logic and analog circuits and for input of `VCC1'      Connected external voltage to this terminal via
output via power switch. Input for `VCC2' is `VO2IN' terminal.
It is supplied from the output of Channel-1 or Channel-2 DC/     capacitance can control the duty of DC/DC converter
DC converter as `VO1 or VO2.                                     switching. Use of the terminal for this is not recommended.

18730                                                            Analog Integrated Circuit Device Data
                                                                                 Freescale Semiconductor
14
                                                                                FUNCTIONAL DESCRIPTION
                                                                FUNCTIONAL TERMINAL DESCRIPTION

REFERENCE FEEDBACK TERMINALS (RF1, RF2)                         Input the feed back voltage that divided SREGO voltage by
   Output node of internal error amp. for DC/DC converter 1     resistances.

and 2. For phase compensation use.                              REGULATOR OUTPUT TERMINALS (SREGO1,
                                                                SREGO2, SREGO3)
INPUT MINUS TERMINALS (INM1, INM2)
   Minus input of internal error amp. for DC/DC converter 1        Series regulator output terminals. All output voltages can
                                                                be variable with internal DAC via serial I/F.
and 2. For phase compensation use.
                                                                REGULATOR INPUT TERMINALS (SREGI1,
CHARGE PUMP CAPACITOR TERMINAL (C1L)                            SREGI2, SREGI3)
   In case of use higher voltage than VG externally, connect
                                                                   Series regulator power input terminals. To be connected to
capacitance and diodes between VG. The charge pump              battery voltage in general.
structure can output VG + VB - 2 x VF voltage. There is no
meaning for Ni-MH or dry cell battery, because the VB           GROUND TERMINAL (GND)
voltage is almost same as 2 x VF voltage. Recommend to use         Ground terminal for logic and analog circuit portion (not
for Li-Ion battery use.
                                                                power portion). Recommend to connect to clean ground
GATE VOLTAGE TERMINAL (VG)                                      which separated with power ground line.
   Output terminal of boost converter for gate drive voltage.
                                                                REFERENCE VOLTAGE TERMINAL (VREF)
The output voltage is decided by VGSEL input.                      Output of internal reference voltage. It can be used

SWITCHING FOR GATE VOLTAGE TERMINAL                             externally. Output current capacity is less than 300uA.
(SWG)
                                                                DATA INPUT TERMINAL (DATA)
   Switching terminal for VG boost converter. Connect to           Serial data input terminal. The latest 12 bits before strobe
external inductance.
                                                                signal are valid.
BATTERY VOLTAGE TERMINAL (VB)
   Power supply input that connects to Ni-MH or Dry cell or     STROBE TERMINAL (STRB)
                                                                   Strobe signal input terminal for serial I/F. It establishes the
Li-Ion battery.
                                                                input 12bits data to internal control registers.
VG SELECT TERMINALS (VGSEL1, VGSEL2)
   VG output voltage is decided with these two bits input.      SERIAL CLOCK TERMINAL (SCKIN)
                                                                   Clock input terminal for serial I/F. Input data are taken in to
VOLTAGE INPUT FOR POWER SWITCH 2
TERMINAL (VO2IN)                                                I/F with this clock.

   Input of VCC2 output via power switch. Connect to VO2        WATCH DOG TIMER TERMINAL (WDT)
terminal externally.                                               Watch dog timer prevent unstable wake up (flips between

STEP DOWN FET GATE DRIVE TERMINALS                              wake-up and failure). If there is no `CLR' input after any
(DW_2T, DW_2B)                                                  WAKEnB input before this WDT is expired, this device move
                                                                to `SLEEP' mode to prevent wake failure hanging-up
   Gate drive output terminals for external FETs to use DC/     situation.
DC converter 2 as Buck / Boost converter.
                                                                SEQUENCE SELECT TERMINAL (SEQSEL)
GATE SWITCH TERMINAL (EXT_G_ON)                                    Select judgement Reset channel for wake-up complete
   Gate drive output terminal for external low side switch. It
                                                                with this input. If this input level is VSTB voltage, this device
can be used for power switch turning On/OFF for remote          judges the wake-up completion with Reset2 (DC/DC2). If it is
controller part.                                                Ground, judge with Reset1 (DC/DC1). See Table 7, on page
                                                                13.
REGULATOR CONTROL TERMINALS (SREGC1,
SREGC2, SREGC3)                                                 CLOCK INPUT TERMINAL (CLKIN)
                                                                   Clock input terminal for internal switching part. This device
   Feed back terminal for each series regulators. This
terminal voltage is compared with internal reference voltage.   has a oscillator internally, but can be used this input clock for
                                                                internal switching frequency. It is selected by Clock select bit.
                                                                See Table 19, on page 26.

Analog Integrated Circuit Device Data                           18730
Freescale Semiconductor
                                                                   15
FUNCTIONAL DESCRIPTION
FUNCTIONAL TERMINAL DESCRIPTION

SLEEP MODE TERMINAL (SLEEP)
   The sleep input signal puts the device in sleep mode. All

output voltages are down, and internal current consumption
will be minimum.

18730                                                         Analog Integrated Circuit Device Data
                                                                              Freescale Semiconductor
16
                                                                               FUNCTIONAL DEVICE OPERATION
                                                                                               OPERATIONAL MODES

                                       FUNCTIONAL DEVICE OPERATION

                                            OPERATIONAL MODES

START-UP CONTROL INPUT (SYSTEM CONTROL)                              If SLEEP goes High to place the chip into the standby
                                                                  mode while any of the WAKEB pins is Low, the chip can be
   The latch is set at the rising edge of any WAKE1B-4B input     awakened again. This may happen if, when an WAKEB pin
pin, and WAKE(int) goes High. WAKE1~4B inputs consist of          and LSWO are connected, SLEEP goes High earlier than the
OR logic. At this time, the input pin which went Low keeps        period of time (*1) specified by the external component of the
latched until CLR goes High. After the latch is reset by CLR,     WAKEB pin.
WAKE(int) goes Low when SLEEP goes High. The latch is
also cleared and WAKE(int) goes Low when SLEEP goes                  Also, if the period of time after WAKE(int) goes High until
High before the latch is cleared by CLR. In this case, CLR        CLR goes High from Low is longer than the time specified by
keeps negated while RSTO1B, 2B(Ext) is Low. SLEEP keeps           WDT, internal sleep will start up to place the chip into the
negated while RSTO1B, 2B(Ext) is Low or CLR is High. The          standby mode.
period of time for which CLR and SLEEP are negated can be
set by the SEQSEL pin. Refer to Truth Table 5, on page 13            (*1: It is 30 sec when a capacitor is not connected as the
for the correspondence between the SEQSEL pin settings            external component.)
and negation period.

WAKEB

CLR                                         Time specified by WDT
WDT

WAKE(Int)

                                            Figure 6. Start-Up Timing Diagram

STANDBY POWER SUPPLY CIRCUIT

                                            LSWO

                                       CLR                        Short-circuit VB and LVB, and connect a Schottky
                                                                  diode between VB and V_STBY only when using
                       HVB VO1              VB                    Ni_mh.
                                                   VB
                                                                   When using Li_ion, leave LVB open, and short-
               RST1B   Standby                            LVB      circuit HVB and VB.
           RST1B(Int)   Power               V_STBY
                        Supply
                       Control                            V_STBY

                       Figure 7. Standby Power Supply Circuit Diagram

Analog Integrated Circuit Device Data                                                                               18730
Freescale Semiconductor
                                                                                                                       17
FUNCTIONAL DEVICE OPERATION
OPERATIONAL MODES

   When RSTO1B(int) is Low, output LVB voltage to V_STBY             V_STBY. When using Ni_mh, short-circuit VB and LVB to
terminal. When RSTO1B(int) is High, output VO1 voltage to            external components and HVB to GND. When using Li_ion,
V_STBY terminal. When CLR is Low, LSWO is open. When                 short-circuit HVB to VB, and leave LVB open. When using
RSTO1B(int) is High and CLR is High, LSWO output voltage             Ni_MH, the VB voltage is output from V_STBY in Standby
turns GND. When RSTO1B(int) is Low and RSTO1B is High,               mode. When using Li-Ion, 50% of the VB voltage is output to
discharge the external capacitor which is connected to               V_STBY terminal in Standby Mode.

                             Table 8. HVB and LVB Connection

                             MODE                            HVB      LVB

                             Li_ion                          VB(28)   open
                                                                      VB(28)
                             Ni_mh                           GND

                             Notes
                               28. Externally connect to VB.

               Table 9. V_STBY and LSWO Operation

                             INPUT                                            OUTPUT

               WAKE(Int) RSTO1B(Int)                         CLR      V_STBY  LSWO

               L                  X                          X        VB              Z

               H                  L                          X        VB              Z

               H                  H                          L        VO1             Z

               H                  H                          H        VO1             L

               Z : High Impedance, X : Don't care

RESET CIRCUIT

               CRST1, 2                                                                                 VO1
                                                                                         RST1B, 2B
                                        VO1, 2 VG

                    RST1ADJ  VO1                             Reset
       (RSTO1B side only)                                    Control
                                                                                         CRST1, 2

                               BANDGAP                                RSTO1B, 2B(Int)
                             REFERENCE

                             Figure 8. Reset Circuit Block Diagram

   When the VO1 or VO2 voltage is higher than the reference             Connect the capacitor between RST1ADJ and RSTB as
value, RSTO1B or 2B goes High. When RSTO1B(int) is Low               directed below.
and RSTO1B is High, SLEEP(int) is forced to place the chip
into the standby mode.                                                    When SEQSEL is Low: Between RST1ADJ and CRST1
                                                                          When SEQSEL is High: Between RST1ADJ and CRST2
   Connect a capacitor between RST1ADJ and CRST. The                      Use a capacitor with approximately half of the
capacitor is not necessary if a resistor of 330K or less is          capacitance between CRST and GND
inserted between RST1ADJ and VC1 for reset adjustment

18730                                                                         Analog Integrated Circuit Device Data
                                                                                              Freescale Semiconductor
18
                                                                              FUNCTIONAL DEVICE OPERATION
                                                                                              OPERATIONAL MODES

RST1B(Int)

RST1B

SLEEP(Int)

                                           Figure 9. Reset Timing Diagram

POWER SUPPLY VO1, VO2: NI_MH                                     The VB voltage rises or falls and is output to VI2. When
                                                              RSTO2B(int) is High, the power switch turns ON to output the
   The VB voltage rises and is output to VI1. When            VO2IN voltage to VCC2. If you turn DDC2 OFF using the
RSTO2B(int) is High, the power switch turns ON to output the  register, the power switch 2 also turns OFF. Capacitance
VO1 voltage to VCC1. Capacitance value which is connected     value which is connected to VO2IN should be higher than the
to VO1 should be higher than the capacitor connected to       capacitor connected to VCC2.
VCC1.

Table 10. Output Voltage of VO1

Address : 0011(30)

B7             B6                      B5  B4  B3             B2  B1       S_Off_VO1 VO1 [V](29)

            L  L                       L   L   L              L   L        X  1.613

            L  L                       L   L   L              L   H        X  1.625

            L  L                       L   L   L              H   L        X  1.638

            L  L                       L   L   H              L   L        X  1.663

            L  L                       L   H   L              L   L        X  1.713

            L  L                       H   L   L              L   L        X  1.813

            L  H                       L   L   L              L   L        X  2.013

H              L                       L   L   L              L   L        X  2.413

H              L                       L   L   L              L   H        X  2.425

H              L                       L   L   L              H   L        X  2.438

H              L                       L   L   H              L   L        X  2.463

H              L                       L   H   L              L   L        X  2.513

H              L                       H   L   L              L   L        X  2.613

H              H                       L   L   L              L   L        X  2.813

H              H                       H   H   H              H   H        X  3.200

Notes
  29. Operation is not guaranteed when VO1 input voltage is 1.8 V or lower. By connecting a diode between
         VI1 and VO1, VI1 can output voltage higher (with the voltage difference Vf) than VO1.
  30. All combinations of input are not included.

Analog Integrated Circuit Device Data                                                                      18730
Freescale Semiconductor
                                                                                                              19
FUNCTIONAL DEVICE OPERATION
OPERATIONAL MODES

       Table 11. Output Voltage of VO2

       Address : 0100(31)

       B7  B6                B5  B4     B3                    B2  B1  S_Off_VO2  VO2 [V]

       L   L                 L   L      L                     L   L   X          0.805

       L   L                 L   L      L                     L   H   X          0.811

       L   L                 L   L      L                     H   L   X          0.816

       L   L                 L   L      H                     L   L   X          0.827

       L   L                 L   H      L                     L   L   X          0.849

       L   L                 H   L      L                     L   L   X          0.893

       L   H                 L   L      L                     L   L   X          0.980

       H   L                 L   L      L                     L   L   X          1.155

       H   L                 L   L      L                     L   H   X          1.161

       H   L                 L   L      L                     H   L   X          1.166

       H   L                 L   L      H                     L   L   X          1.177

       H   L                 L   H      L                     L   L   X          1.199

       H   L                 H   L      L                     L   L   X          1.243

       H   H                 L   L      L                     L   L   X          1.330

       H   H                 H   H      H                     H   H   X          1.500

       Notes
         31. All combinations of input are not included.

POWER SUPPLY VO1, VO2: LI-ION                                    The VB voltage falls using only the internal transistor and
                                                              is output to VO2. When using Li_ion, duty limit due to DTC2
   The VB voltage falls and is output to VO1. When using      is not applied to the switch, and DW_2T and DW_2B are Low.
Li_ion, duty limit due to DTC1 is not applied to the switch.  When RSTO2B(int) is High, the power switch turns ON to
When RSTO2B(int) is High, the power switch turns ON to        output the VO2IN voltage to VCC2. If you turn DDC2 OFF
output the VO1 voltage to VCC1. Capacitance value which is    using the register, the power switch 2 also turns OFF.
connected to VO1 should be higher than the capacitor          Capacitance value which is connected to VO2IN should be
connected to VCC1.                                            higher than the capacitor connected to VCC2.

18730                                                                 Analog Integrated Circuit Device Data
                                                                                      Freescale Semiconductor
20
                                                                     FUNCTIONAL DEVICE OPERATION
                                                                                     OPERATIONAL MODES

SERIES PASS POWER SUPPLY                                  SREGO3. If you use MOSFET as the external component in
                                                          this case, connect the gate to SREG2G.
   The series pass outputs the SREGI1 voltage to SREGO1,
the SREGI2 voltage to SREGO2, and the SREGI3 voltage to

Table 12. Output Voltage of SREG1

Address : 0101(31)

B7  B6              B5                    B4  B3          B2  B1  Reserved  SREG1 [V](32)

L   L                                  L  L   L           L   L   H         0.865

L   L                                  L  L   L           L   H   H         0.880

L   L                                  L  L   L           H   L   H         0.895

L   L                                  L  L   H           L   L   H         0.926

L   L                                  L  H   L           L   L   H         0.986

L   L                                  H  L   L           L   L   H         1.107

L   H                                  L  L   L           L   L   H         1.349

H   L                                  L  L   L           L   L   H         1.833

H   L                                  L  L   L           L   H   H         1.848

H   L                                  L  L   L           H   L   H         1.863

H   L                                  L  L   H           L   L   H         1.893

H   L                                  L  H   L           L   L   H         1.954

H   L                                  H  L   L           L   L   H         2.075

H   H                                  L  L   L           L   L   H         2.317

H   H                                  H  H   H           H   H   H         2.800

Notes

  32. The SREG1 and 3 output voltages are determined by the combination of external resistances connected to
         REGC1 and 3 (65.14K between SREGO1 and REGC1, 34.86K between REGC1 and GND, 73.84K
         between SREGO3 and REGC3, and 26.16K between REGC3 and GND).

  33. All combinations of input are not included.

Analog Integrated Circuit Device Data                                                                         18730
Freescale Semiconductor
                                                                                                                 21
FUNCTIONAL DEVICE OPERATION
OPERATIONAL MODES

       Table 13. Output Voltage of SREG2

       Address : 0110(31)

       B7  B6                B5  B4                       B3  B2  B1      B0    SREG2
                                                                                   [V]

       L   L                 L   L                        L   L   L       L     0.011

       L   L                 L   L                        L   L   L       H     0.022

       L   L                 L   L                        L   L   H       L     0.033

       L   L                 L   L                        L   H   L       L     0.055

       L   L                 L   L                        H   L   L       L     0.098

       L   L                 L   H                        L   L   L       L     0.186

       L   L                 H   L                        L   L   L       L     0.361

       L   H                 L   L                        L   L   L       L     0.711

       H   L                 L   L                        L   L   L       L     1.411

       H   L                 L   L                        L   L   L       H     1.422

       H   L                 L   L                        L   L   H       L     1.433

       H   L                 L   L                        L   H   L       L     1.455

       H   L                 L   L                        H   L   L       L     1.498

       H   L                 L   H                        L   L   L       L     1.586

       H   L                 H   L                        L   L   L       L     1.761

       H   H                 L   L                        L   L   L       L     2.111

       H   H                 H   H                        H   H   H       H     2.800

       Notes
         34. All combinations of input are not included.

       Table 14. Output Voltage of SREG3

       Address : 0111(31)

       B7  B6                B5  B4                       B3  B2  CP Off  EXTG  SREG3
                                                                            On  [V](35)

       L   L                 L   L                        L   L   X       X     2.080

       L   L                 L   L                        L   H   X       X     2.091

       L   L                 L   L                        H   L   X       X     2.102

       L   L                 L   H                        L   L   X       X     2.125

       L   L                 H   L                        L   L   X       X     2.170

       L   H                 L   L                        L   L   X       X     2.260

       H   L                 L   L                        L   L   X       X     2.440

       H   L                 L   L                        L   H   X       X     2.451

       H   L                 L   L                        H   L   X       X     2.462

       H   L                 L   H                        L   L   X       X     2.485

       H   L                 H   L                        L   L   X       X     2.530

       H   H                 L   L                        L   L   X       X     2.620

       H   H                 H   H                        H   H   X       X     2.800

       Notes

         35. The SREG1 and 3 output voltages are determined by the combination of external resistances
                connected to REGC1 and 3 (65.14K between SREGO1 and REGC1, 34.86K between REGC1
                and GND, 73.84K between SREGO3 and REGC3, and 26.16K between REGC3 and GND).

         36. All combinations of input are not included.

18730                                                                     Analog Integrated Circuit Device Data
                                                                                          Freescale Semiconductor
22
                                                                                    FUNCTIONAL DEVICE OPERATION
                                                                                                    OPERATIONAL MODES

VG GENERATOR

                                  VB                     VG               VG
                                                                                                VB
                               Start Up               Step-Up
              VG                                     Pre Driver           LG

                                      VG                                 PGND3

                                          VG_select
                                            VG_duty

              Figure 10. Circuit when using a Step-Up Converter

   When WAKE (int) goes High from Low, the start-up circuit          The VG voltage can be set to 6 V to 4.5 V according to the
raises the VB voltage and outputs it to VG, then outputs the      combination of VGSEL1 and 2 pin connections. Refer to
VG voltage when RSTO1B (int) goes High. The charge pump           Table 16, VG Voltage Settings and VGSEL1 and 2 Pin
circuit can be used for both Ni_mh and Li_ion by setting the      Connection on page 24 for the VG voltage settings.
necessary registers. The charge pump circuit is disabled by
default.                                                             When using a charge pump, please refer to Figure 11.

                                                                  VB     C1L          VGH
                                                                                        VG
                                  VB                          VG  CPoff
                                                                                    VB
                               Start Up                                  VG
              VG
                                                     Step-Up             LG
                                      VG

                                                     Pre Driver

                                                                         PGND3

                                          VG_select
                                            VG_duty

                                       Figure 11. Circuit When Using a Charge Pump

Analog Integrated Circuit Device Data                                                               18730
Freescale Semiconductor
                                                                                                       23
FUNCTIONAL DEVICE OPERATION
OPERATIONAL MODES

Table 15. VG Duty Settings

Address : 0010

       Ext/Int Half Freq RSTB sleep  S_Off_VG  VG_Duty[3]  VG_Duty[2]  VG_Duty[1]  VG_Duty[0]  Duty
                                           X          L           L           L           L    90 %
       X        X  X                       X          L           L           L           H    86 %
                                           X          L           L           H           L    82 %
       X        X  X                       X          L           H           L           L    74 %
                                           X          H           L           L           L    58 %
       X        X  X                       X          H           L           L           H    54 %
                                           X          H           L           H           L    50 %
       X        X  X                       X          H           H           L           L    42 %
                                           X          H           H           H           H    30 %
       X        X  X

       X        X  X

       X        X  X

       X        X  X

       X        X  X

                   Table 16. VG Voltage Settings and VGSEL1 and 2 Pin Connection

                             VGSEL1            VGSEL2                  VG [V]

                             GND               GND                     6.0

                             GND               VB                      5.5

                             VB                GND                     5.0

                             VB                VB                      4.5

18730                                                                       Analog Integrated Circuit Device Data
                                                                                            Freescale Semiconductor
24
                                                                               FUNCTIONAL DEVICE OPERATION
                                                                            LOGIC COMMANDS AND REGISTERS

                                       LOGIC COMMANDS AND REGISTERS

REGISTER MAPPINGS

Table 17. CLR and SLEEP Control Register

1000                                   Data1                            Data2

Bit      3         2                          1       0         3    2         1             0
                                                 Reserved  Reserved                     Reserved
Name     CLR       SLEEP Reserved                                    Reserved Reserved
                                                      0         0                            0
Default  0         0                          0                      0         0

   CLR : CLR Control                                          Reserved : Freescale defined register *1
1 = CLR is high                                            1 = Forbidden
0 = CLR is low                                             0 = Required

   SLEEP : SLEEP Control                                      Reserved : Freescale defined register *1
1 = SLEEP is high                                          1 = Forbidden
0 = SLEEP is low                                           0 = Required

   Reserved : Freescale defined register *1                   Reserved : Freescale defined register *1
1 = Forbidden                                              1 = Forbidden
0 = Required                                               0 = Required

    Reserved : Freescale defined register *1                  Note : Do NOT change Reserved Register from default
1 = Forbidden                                              value.
0 = Required
                                                              *1: Data write to this address (1000) is allowed for the
   Reserved : Freescale defined register *1                most significant two bits only. The least significant 6 bits are
1 = Forbidden                                              only used for the factory test. When writing data, always write
0 = Required                                               0 to these six bits.

Table 18. Power Mode Register

0001                                   Data1                            Data2

Bit      3         2                          1     0          3     2         1             0
                                                 VCC2      SREG1                        RSTO2B
Name     PSW1      PSW2 RSTO1B                                       SREG2  SREG3
                                                    1          1                             0
Default  1         1                          0                      1         1

   PSW1 : VCC1 Power Switch control                           SREG2 : Series Pass Regulator Channel2 output
1 = Power Switch on                                        Control *3
0 = Power Switch off                                       1 = Regulator off
                                                           0 = Regulator on
   PSW2 : VCC2 Power Switch control
1 = Power Switch on                                           SREG3 : Series Pass Regulator Channel3 output Control
0 = Power Switch off                                       1 = Regulator on
                                                           0 = Regulator off
   RSTO1B : RSTO1B Mask *1
1 = RSTO1B mask on                                            RSTO2B : RSTO2B Mask *1
0 = RSTO1B mask off                                        1 = RSTO2B mask on
                                                           0 = RSTO2B mask off
   VO2 : DC/DC Converter Channel 2 output Control *2
1 = DDC2 on                                                   *1: When switching the output voltage of VO1 (2), write 1
0 = DDC2 off                                               to the RSTO1B (2) Mask bit in advance to fix the rest output
                                                           to High for preventing erroneous operation.
   SREG1 : Series Pass Regulator Channel1 output Control
1 = Regulator on                                              *2: When turning DDC2 OFF, set the RSTO2B bit to High
0 = Regulator off                                          to Mask RSTO2B. If you turn DDC2 OFF, the power switch 2
                                                           also turns OFF.

Analog Integrated Circuit Device Data                                                             18730
Freescale Semiconductor
                                                                                                     25
FUNCTIONAL DEVICE OPERATION
LOGIC COMMANDS AND REGISTERS

Table 19. Clock Select Register

0010                              Data1                                       Data2

       Bit        3  2                    1            0         3         2         1         0

Name        Ext/Int  Half Freq RSTB sleep S_Off_VG VG_Duty [3] VG_Duty[2] VG_Duty[1] VG_Duty[0]

Default           0  0                    1            0         0         0         0         0

   Ext / Int : Clock Select control 1                        VG_Duty[2] : VG Duty Control Bit 2
1 = External Clock                                        1 = VG Duty[2] is high
0 = Internal Clock                                        0 = VG Duty[2] is low

   2FS : Clock Select control 2                              VG_Duty[1] : VG Duty Control Bit1
1 = 2FS on                                                1 = VG Duty[1] is high
0 = 2FS off                                               0 = VG Duty[1] is low

   RSTB Sleep : RSTB Sleep Monitor *1                        VG_Duty[0] : VG Duty Control LSB
1 = RSTB SLEEP Monitor off                                1 = VG Duty[0] is high
0 = RSTB SLEEP Monitor on                                 0 = VG Duty[0] is low

   S_Off_VG : VG Top side transistor off                     VG is controlled by PFM method. This register can change
1 = Synchronous Rectification Off                         the duty by 16 steps.
0 = Synchronous Rectification On
                                                             Refer to Table 15, VG Duty Settings on page 24 for the
   VG_Duty[3] : VG Duty Control MSB                       correspondence between the VG Duty maximum values and
1 = VG Duty[3] is high                                    register settings.
0 = VG Duty[3] is low

            Table 20. VO1 Output Voltage Register

            0011                         Data1                                       Data2

               Bit        3         2             1         0         3         2         1          0
             Name    VO1_V[6]  VO1_V[5]      VO1_V[4]  VO1_V[3]  VO1_V[2]  VO1_V[1]  VO1_V[0]  S_Off_VO1
            Default
                          1         0             0         0         0         0         0          0

   VO1_V[6] : Reference DAC MSB                              VO1_V[1] : Reference DAC Bit1
1 = VO1_V[6] on                                           1 = VO1_V[1] on
0 = VO1_V[6] off                                          0 = VO1_V[1] off

   VO1_V[5] : Reference DAC Bit5                             VO1_V[0]: Reference DAC LSB
1 = VO1_V[5] on                                           1 = VO1_V[0] on
0 = VO1_V[5] off                                          0 = VO1_V[0] off

   VO1_V[4] : Reference DAC Bit4                             S_Off_VO1 : DDC1 Top side (Ni_mh) / Bottom side
1 = VO1_V[4] on                                           (Li_ion) transistor off
0 = VO1_V[4] off                                          1 = Synchronous Rectification Off
                                                          0 = Synchronous Rectification On
   VO1_V[3] : Reference DAC Bit3
1 = VO1_V[3] on                                              Refer to Table 10, Output Voltage of VO1 on page 19 for
0 = VO1_V[3] off                                          the correspondence between the output voltage and register
                                                          settings.
   VO1_V[2] : Reference DAC Bit2
1 = VO1_V[2] on
0 = VO1_V[2] off

18730                                                                         Analog Integrated Circuit Device Data
                                                                                              Freescale Semiconductor
26
                                                                             FUNCTIONAL DEVICE OPERATION
                                                                          LOGIC COMMANDS AND REGISTERS

         Table 21. VO2 Output Voltage Register

         0100                             Data1                                     Data2

            Bit   3                    2         1     0           3           2         1             0
          Name                                                VO2_V[2]    VO2_V[1]  VO2_V[0]     S_Off_VO2
         Default  VO2_V[6] VO2_V[5] VO2_V[4] VO2_V[3]
                                                                   0           0         0             0
                  1                    0         0     0

   VO2_V[6] : Reference DAC MSB                              VO2_V[1] : Reference DAC Bit1
1 = VO2_V[6] on                                           1 = VO2_V[1] on
0 = VO2_V[6] off                                          0 = VO2_V[1] off

   VO2_V[5] : Reference DAC Bit5                             VO2_V[0]: Reference DAC LSB
1 = VO2_V[5] on                                           1 = VO2_V[0] on
0 = VO2_V[5] off                                          0 = VO2_V[0] off

   VO2_V[4] : Reference DAC Bit4                             S_Off_VO2 : DDC2 Top side & DW2B (Ni_mh) / Bottom
1 = VO2_V[4] on                                           side (Li_ion) transistor off
0 = VO2_V[4] off                                          1 = Synchronous Rectification Off
                                                          0 = Synchronous Rectification On
   VO2_V[3] : Reference DAC Bit3
1 = VO2_V[3] on                                              Refer to Table 11, Output Voltage of VO2 on page 20 for
0 = VO2_V[3] off                                          the correspondence between the output voltage and register
                                                          settings.
   VO2_V[2] : Reference DAC Bit2
1 = VO2_V[2] on
0 = VO2_V[2] off

Table 22. Regulator1 Output Voltage Register

0101                              Data1                                             Data2

Bit      3           2                    1         0                3    2                   1       0
                                                              SREG1_V[2]                         Reserved
Name SREG1_V[6] SREG1_V[5]             SREG1_V[4] SREG1_V[3]              SREG1_V[1] SREG1_V[0]
                                                                     1                                1
Default  1           1                    1         1                     1                   1

   SREG1_V[6] : Reference DAC MSB                            SREG1_V[1] : Reference DAC Bit1
1 = SREG1_V[6] on                                         1 = SREG1_V[1] on
0 = SREG1_V[6] off                                        0 = SREG1_V[1] off

   SREG1_V[5] : Reference DAC Bit5                           SREG1_V[0]: Reference DAC LSB
1 = SREG1_V[5] on                                         1 = SREG1_V[0] on
0 = SREG1_V[5] off                                        0 = SREG1_V[0] off

   SREG1_V[4] : Reference DAC Bit4                           Reserved : Blank register bit (Freescale Pre-Defined
1 = SREG1_V[4] on                                         Register)
0 = SREG1_V[4] off                                        1 = Preferred
                                                          0 = Forbidden
   SREG1_V[3] : Reference DAC Bit3
1 = SREG1_V[3] on                                            Note : Do NOT change Reserved Register from default
0 = SREG1_V[3] off                                        value.

   SREG1_V[2] : Reference DAC Bit2                           Refer to Table 12, Output Voltage of SREG1 on page 21
1 = SREG1_V[2] on                                         for the correspondence between the output voltage and
0 = SREG1_V[2] off                                        register settings.

Analog Integrated Circuit Device Data                                                                       18730
Freescale Semiconductor
                                                                                                               27
FUNCTIONAL DEVICE OPERATION
LOGIC COMMANDS AND REGISTERS

Table 23. Regulator2 Output Voltage Register

0110                          Data1                                      Data2

   Bit          3           2              1            0           3           2           1            0
Name    SREG2_V[7]  SREG2_V[6]     SREG2_V[5]   SREG2_V[4]  SREG2_V[3]  SREG2_V[2]  SREG2_V[1]   SREG2_V[0]
Default
                1           1              1            1           1           1           1            1

   SREG2_V[7]: Reference DAC MSB                    SREG2_V[2] : Reference DAC Bit2
1 = SREG2_V[7] on                                1 = SREG2_V[2] on
0 = SREG2_V[7] off                               0 = SREG2_V[2] off

   SREG2_V[6] : Reference DAC Bit6                  SREG2_V[1] : Reference DAC Bit1
1 = SREG2_V[6] on                                1 = SREG2_V[1] on
0 = SREG2_V[6] off                               0 = SREG2_V[1] off

   SREG2_V[5] : Reference DAC Bit5                  SREG2_V[0]: Reference DAC LSB
1 = SREG2_V[5] on                                1 = SREG2_V[0] on
0 = SREG2_V[5] off                               0 = SREG2_V[0] off

   SREG2_V[4] : Reference DAC Bit4                  Refer to Table 13, Output Voltage of SREG2 on page 22
1 = SREG2_V[4] on                                for the correspondence between the output voltage and
0 = SREG2_V[4] off                               register settings.

   SREG2_V[3] : Reference DAC Bit3
1 = SREG2_V[3] on
0 = SREG2_V[3] off

Table 24. Regulator3 Output Voltage Register

0111                                Data1                                          Data2
                                                                                2
Bit      3           2                     1            0           3    SREG3_V[0]          1         0
                                                 SREG3_V[2]  SREG3_V[1]         1         CP Off  EXTG On
Name    SREG3_V[5]  SREG3_V[4]      SREG3_V[3]
Default         1           1               1           1           1                        1         1

   SREG3_V[5] : Reference DAC MSB                   SREG3_V[0]: Reference DAC LSB
1 = SREG3_V[5] on                                1 = SREG3_V[0] on
0 = SREG3_V[5] off                               0 = SREG3_V[0] off

   SREG3_V[4] : Reference DAC Bit4                  CP Off : Charge Pump Control
1 = SREG3_V[4] on                                1 = Charge Pump off
0 = SREG3_V[4] off                               0 = Charge Pump on

   SREG3_V[3] : Reference DAC Bit3                  EXTG On : EXT_G_ON Control *
1 = SREG3_V[3] on                                1 = EXT_G_ON is low (GND level)
0 = SREG3_V[3] off                               0 = EXT_G_ON is high (VG level)

   SREG3_V[2] : Reference DAC Bit2                  EXTG On Register is assumed to use Pch FET as external
1 = SREG3_V[2] on                                MOSFET.
0 = SREG3_V[2] off
                                                    If Nch FET will be used, Control logic should be inverted.
   SREG3_V[1] : Reference DAC Bit1
1 = SREG3_V[1] on                                   Refer to Table 14, Output Voltage of SREG3 on page 22
0 = SREG3_V[1] off                               for the correspondence between the output voltage and
                                                 register settings.

18730                                                                    Analog Integrated Circuit Device Data
                                                                                         Freescale Semiconductor
28
                                                                                                                            TYPICAL APPLICATIONS
                                                                                                          LOGIC COMMANDS AND REGISTERS

                                             TYPICAL APPLICATIONS

       HVB                                                                            VMODE               VB            VB

                                      LVB                                                                       VB
                                     Driver
                       VREF RSTO1B(Int)                                 VMODE                                   LVB
                                                                    VO1 RSTO1B(Int)
                                        CLR                                                      VO1            V_STBY
                                                              BANDGAP
          VREF                                               REFERENCE                                          VCC1
         LSWO
       VO1                                                                                   VG

                                             VO1                        RSTO2B(Int)    POWER
                                                             RSTO1B(Int)VO1 VG        SWITCH1
                                                                                                                VO1
       RSTO1B
                                                                                                                VI1
VO1 CRST1                                    RESET                          Step-UpDown                                        VB
                                             Block 1                           DC/DC
                                                                              Converter                                 SW1
                                                                                 CH1
       RST1ADJ                                                                                                  PGND1
             INM1

CRST1             RF1                                                                 VG                        VCC2
or     VREF
CRST2                                                               RSTO2B(Int)        POWER                    VO2IN
                DTC1                                                              VG  SWITCH2                   VO2

           VO1                                 VO1    RSTO2B(Int)                                                                          VB
                                             RESET
       RSTO2B                                Block 2                                                            DW_2T
         CRST2                                                                                                  DW_2B
           INM2                                       REF2                  Step-UpDown                         VI2
             RF2                                                                DC/DC
                                                                                                                SW2
                                                                              Converter
                                                                                  CH2

       VREF                                                                                                     PGND2
                DTC2

          SREGO1                                                                            VG                  SREGI1
                       SREGC1
                                                                            REF3 Series Pass                    SREGO1
SREGO2                                                                                 Regulator1               SREGI2
                       SREGC2
                                                                     REF4                  VG                   SREGO2
         SREGO3                                                                       Series Pass               SREG2G
                                                                                       Regulator2               SREGI3
                       SREGC3
                                     V_STBY           VO1 VB                                     VG             SREGO3
                                                                                                                C1L
                  WAKE1B                                             REF5             Series Pass
                  WAKE2B                                                              Regulator3                VG
                  WAKE3B                                                                                                      VB
                  WAKE4B                                       RSTO1B(Int)            CLKIN VB
                   SEQSEL                                                                                       SWG
                                                               RSTO2B                 CPoff                     PGND3
                       DATA                                                               VB VO1 VG
                       STRB                           CONTROL (Int)  SEQSEL
                      SCKIN
                                                      Control
                         CLR                          Logic
                     SLEEP
                      CLKIN                                            VG_select                 Step-Up
                                                                                                 DC/DC
                        GND
                                                                            VG_duty Convertor
                   VGSEL1
                   VGSEL2                                      REF2 REF4                              VG

                             WDT                               REF1  REF3 REF5                        EXT gate  EXT_G_ON

                                                                                                 On   On

                                                                     REF DAC          VREF Buffer

                                     Figure 12. MPC18730 Typical Application Diagram (Ni-MH Battery)                                           18730

Analog Integrated Circuit Device Data                                                                                                             29
Freescale Semiconductor
TYPICAL APPLICATIONS
LOGIC COMMANDS AND REGISTERS

                             VB                                                               VMODE                VB                VB
                                    HVB

                                                                LVB                                                           VB
                                                              Driver
                                                                              VMODE                                           LVB
                                           VREF RSTO1B(Int)
                                                            CLR          VO1  RSTO1B(Int)

                                 VREF                                                                     VO1                 V_STBY
                                LSWO
                                                                       BANDGAP                                                VCC1
                             VO1                                      REFERENCE

                                                                                                      VG

                                                       VO1                       RSTO2B(Int)   POWER
                                                                      RSTO1B(Int)             SWITCH1
                                                                                                                              VO1
                                                                                    VO1 VG                                       VB

            VO1               RSTO1B                   RESET                          Step-UpDown                             VI1
                                CRST1                  Block 1                            DC/DC
       CRST1                                                                                                                  SW1
       or                    RST1ADJ                                                    Converter
       CRST2                       INM1                                                     CH1
                                    RF1
                                                                                              VG                              PGND1
                                  DTC1
                               VO1                     VO1               RSTO2B(Int)           POWER                           VCC2
                                                                                      VG      SWITCH2
                                                                                                                              VO2IN
                                                                RSTO2B(Int)                                                   VO2
                                                                                                                              DW_2T
                             RSTO2B                    RESET                          Step-UpDown                             DW_2B
                              CRST2                    Block 2 REF2                       DC/DC                               VI2 VB

                                 INM2                                                   Converter                             SW2
                                   RF2
                                                                                            CH2

                             DTC2                                                                                             PGND2
                                                                                                                               SREGI1
       SREGO1                                                                                    VG
                       SREGC1                                                                                                 SREGO1
                                                                              REF3 Series Pass                                SREGI2
                                                                                         Regulator1
                                                                                                                              SREGO2
       SREGO2                SREGC2                                                                VG                         SREG2G
                     SREGO3                                                                                                   SREGI3
                                                                              REF4              Series                        SREGO3
                                                                                                 Pass                         C1L
                                                                                              Regulator2

                                    SREGC3                      VO1 VB                             VG
                                                                                              Series Pass
                                               V_STBY                         REF5            Regulator3

                             WAKE1B                                      RSTO1B(Int)          CLKIN VB                                         VGH
                             WAKE2B
                             WAKE3B                                        RSTO2B             CPoff
                             WAKE4B                             CONTROL (Int)                     VB VO1 VG
                             SEQSEL
                                                                                     SEQSEL                                   VG
                                 DATA
                                 STRB                           Control       VG_select Step-Up                                            VB
                                                                Logic                            DC/DC                        SWG
                                SCKIN
                                                                                VG_duty Convertor                             PGND3
                                   CLR
                               SLEEP
                                CLKIN

                                  GND

                                                                         REF2 REF4                             VG

                             VGSEL1                                      REF1 REF3            REF5             EXT gate       EXT_G_ON
                             VGSEL2
                                                                                                          On   On
                                      WDT
                                                                              REF DAC                                 Buffer
                                                                                                          VREF

                             Figure 13. MPC18730 Typical Application Diagram (Li-Ion Battery)

18730                                                                                                          Analog Integrated Circuit Device Data
                                                                                                                               Freescale Semiconductor
30
                                                                                                                                                                        PACKAGING
                                                                                                                                                       PACKAGE DIMENSIONS

                                                   PACKAGING

                                                       PACKAGE DIMENSIONS

For the most current package revision, visit www.freescale.com and perform a keyword search using the "98A" listed below.

                                                                                EP (Pb-FREE) SUFFIX  18730
                                                                            64-TERMINAL 0.5mm pitch
                                                                                                        31
                                                                                 PLASTIC PACKAGE
                                                                                     98ARL10571D
                                                                                          ISSUE B

Analog Integrated Circuit Device Data
Freescale Semiconductor
PACKAGING
PACKAGE DIMENSIONS

18730                  EP (Pb-FREE) SUFFIX
                    64-TERMINAL 0.5mm pitch
32
                        PLASTIC PACKAGE
                             98ARL10571D
                                 ISSUE B

                                                                   Analog Integrated Circuit Device Data
                                                                                   Freescale Semiconductor
                                                                                PACKAGING
                                                                PACKAGE DIMENSIONS

                                          EP (Pb-FREE) SUFFIX
                                       64-TERMINAL 0.5mm pitch

                                           PLASTIC PACKAGE
                                                98ARL10571D
                                                    ISSUE B

Analog Integrated Circuit Device Data                           18730
Freescale Semiconductor
                                                                   33
PACKAGING
PACKAGE DIMENSIONS

                       EP (Pb-FREE) SUFFIX
                    64-TERMINAL 0.5mm pitch

                        PLASTIC PACKAGE
                             98ARL10571D
                                 ISSUE B

18730                                        Analog Integrated Circuit Device Data
                                                             Freescale Semiconductor
34
                                                                                PACKAGING
                                                                PACKAGE DIMENSIONS

                                          EP (Pb-FREE) SUFFIX
                                       64-TERMINAL 0.5mm pitch

                                           PLASTIC PACKAGE
                                                98ARL10571D
                                                    ISSUE B

Analog Integrated Circuit Device Data                           18730
Freescale Semiconductor
                                                                   35
REVISION HISTORY

Revision   Date                       REVISION HISTORY
      1.0   10/2005
                     Description of Changes
                      Initial Release

18730                                                   Analog Integrated Circuit Device Data
                                                                        Freescale Semiconductor
36
                                              REVISION HISTORY

                                       NOTES

Analog Integrated Circuit Device Data         18730
Freescale Semiconductor
                                                 37
How to Reach Us:                                        Information in this document is provided solely to enable system and software
                                                        implementers to use Freescale Semiconductor products. There are no express or
Home Page:                                              implied copyright licenses granted hereunder to design or fabricate any integrated
www.freescale.com                                       circuits or integrated circuits based on the information in this document.

E-mail:                                                 Freescale Semiconductor reserves the right to make changes without further notice to
support@freescale.com                                   any products herein. Freescale Semiconductor makes no warranty, representation or
                                                        guarantee regarding the suitability of its products for any particular purpose, nor does
USA/Europe or Locations Not Listed:                     Freescale Semiconductor assume any liability arising out of the application or use of any
Freescale Semiconductor                                 product or circuit, and specifically disclaims any and all liability, including without
Technical Information Center, CH370                     limitation consequential or incidental damages. "Typical" parameters that may be
1300 N. Alma School Road                                provided in Freescale Semiconductor data sheets and/or specifications can and do vary
Chandler, Arizona 85224                                 in different applications and actual performance may vary over time. All operating
+1-800-521-6274 or +1-480-768-2130                      parameters, including "Typicals", must be validated for each customer application by
support@freescale.com                                   customer's technical experts. Freescale Semiconductor does not convey any license
                                                        under its patent rights nor the rights of others. Freescale Semiconductor products are
Europe, Middle East, and Africa:                        not designed, intended, or authorized for use as components in systems intended for
Freescale Halbleiter Deutschland GmbH                   surgical implant into the body, or other applications intended to support or sustain life,
Technical Information Center                            or for any other application in which the failure of the Freescale Semiconductor product
Schatzbogen 7                                           could create a situation where personal injury or death may occur. Should Buyer
81829 Muenchen, Germany                                 purchase or use Freescale Semiconductor products for any such unintended or
+44 1296 380 456 (English)                              unauthorized application, Buyer shall indemnify and hold Freescale Semiconductor and
+46 8 52200080 (English)                                its officers, employees, subsidiaries, affiliates, and distributors harmless against all
+49 89 92103 559 (German)                               claims, costs, damages, and expenses, and reasonable attorney fees arising out of,
+33 1 69 35 48 48 (French)                              directly or indirectly, any claim of personal injury or death associated with such
support@freescale.com                                   unintended or unauthorized use, even if such claim alleges that Freescale
                                                        Semiconductor was negligent regarding the design or manufacture of the part.
Japan:
Freescale Semiconductor Japan Ltd.                      FreescaleTM and the Freescale logo are trademarks of Freescale Semiconductor, Inc.
Headquarters                                            All other product or service names are the property of their respective owners.
ARCO Tower 15F
1-8-1, Shimo-Meguro, Meguro-ku,                         Freescale Semiconductor, Inc., 2005. All rights reserved.
Tokyo 153-0064
Japan
0120 191014 or +81 3 5437 9125
support.japan@freescale.com

Asia/Pacific:
Freescale Semiconductor Hong Kong Ltd.
Technical Information Center
2 Dai King Street
Tai Po Industrial Estate
Tai Po, N.T., Hong Kong
+800 2666 8080
support.asia@freescale.com

For Literature Requests Only:
Freescale Semiconductor Literature Distribution Center
P.O. Box 5405
Denver, Colorado 80217
1-800-441-2447 or 303-675-2140
Fax: 303-675-2150
LDCForFreescaleSemiconductor@hibbertgroup.com

MPC18730
Rev 1.0
10/2005
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved