电子工程世界电子工程世界电子工程世界

产品描述

搜索

1246S08-U

器件型号:1246S08-U
器件类别:半导体    其他集成电路(IC)   
文件大小:1354.33KB,共9页
厂商名称:THAT Corporation
厂商官网:http://www.thatcorp.com/
标准:
下载文档

器件描述

differential amplifiers balanced input line receiver -6db SO-8

参数
Manufacturer: THAT Corporation
Product Category: Differential Amplifiers
RoHS: Yes
Brand: THAT
Bandwidth: 18 MHz
Slew Rate: 12 V/us
Common Mode Rejection Ratio - Min: 90 dB
Operating Supply Voltage: 6 V to 36 V
Supply Current: 2 mA
Maximum Operating Temperature: + 85 C
Minimum Operating Temperature: 0 C
Mounting Style: SMD/SMT
Package / Case: SOIC-8
Packaging: Tube
Output Current: +/- 25 mA
Factory Pack Quantity: 98

1246S08-U器件文档内容

               FEATURES                                         Balanced Line Receiver ICs

High CMRR: typ. 90 dB at 60Hz                                         THAT 1240, 1243, 1246
Excellent audio performance                                        APPLICATIONS

   Wide bandwidth: typ. >8.6 MHz                         Balanced Audio Line Receivers
   High slew rate: typ. 12 V/s                            Instrumentation Amplifiers
   Low distortion: typ. 0.0006% THD                      Differential Amplifiers
   Low noise: typ. -104 dBu                               Precision Summers
Low current: typ. 2 mA                                  Current Shunt Monitors
Several gains: 0 dB, 3 dB, 6 dB
Industry Standard Pinout

                                      Description

      The THAT 1240-series of precision differen-         simplicity, reliability, matching, and small size of
tial amplifiers was designed primarily for use as         a fully integrated solution.
balanced line receivers for audio applications.
Gains of 0 dB, 3 dB, and 6 dB are available to                All three versions of the part typically exhibit
suit various applications requirements.                   90 dB of common-mode rejection. With 12 V/s
                                                          slew rate, >8.6 MHz bandwidth, and
      These devices are laser trimmed in wafer            0.0006 % THD, these devices are sonically trans-
form to obtain the precision resistor matching            parent. Moreover, current consumption is
needed for high CMR performance and precise               typically a low 2 mA. Both surface-mount and
gain. Manufactured in THAT Corporation's                  DIP packages are available.
proprietary complementary dielectric isolation
(DI) process, the THAT 1240-series provides the                 The THAT 1246 is pin-compatible with the
sonic benefits of discrete designs with the               TI INA137 and Analog Devices SSM2143, while
                                                          the THAT 1240 is pin-compatible with the
                                                          INA134 and the SSM2141.

                   Vcc                                    Pin Name            DIP Pin  SO Pin
                                                              Ref                 1        1
In-                                                Sense       In-                2        2
                                                   Vout       In+                 3        3
           R1           R2                         Ref        Vee                 4        4
                                                                                  5        5
           R3           R4                                  Sense                 6        6
                                                             Vout                 7        7
In+                                                           Vcc                 8        8
                                                              NC

                                                          Table 1. 1240-series pin assignments

Part no.     Vee      NC             R2 , R4             Gain      Plastic DIP        Plastic SO
                   R1 , R3                                0 dB      1240P08-U          1240S08-U
THAT1240   Gain                                           3 dB     1243P08-U          1243S08-U
THAT1243   0 dB                                           6 dB     1246P08-U          1246S08-U
THAT1246   -3 dB
           -6 dB

Figure 1. THAT 1240-series equivalent circuit diagram     Table 2. Ordering information

            THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
           Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

             Copyright 2008, THAT Corporation Document 600035 Rev 04
Document 600035 Rev 04                  Page 2 of 8                                                   THAT 1240 Series
                                                                                          Balanced Line Receiver ICs

                                        SPECIFICATIONS1

                              Absolute Maximum Ratings2,3

Supply Voltages (VCC - VEE)                          40V         Storage Temperature Range (TST)                    -40 to +125 C
Maximum In- or In+ Voltage    -50V + VCC, 50V + VEE              Operating Temperature Range (TOP)                      0 to +85 C
Max/Min Ref or Sense Voltage  VCC + 0.5V, VEE - 0.5V             Output Short-Circuit Duration (tSH)                    Continuous
Maximum Output Voltage (VOM)  VCC + 0.5V, VEE - 0.5V             Junction Temperature (TJ)                                  +125 C

                                   Electrical Characteristics2,4

Parameter                     Symbol                      Conditions             Min  Typ             Max           Units
                                                                                                                     mA
Supply Current                ICC                         No signal              --   2.0             2.8             V

Supply Voltage                VCC-VEE                                            6    --              36            dBu
Input Voltage Range                                                                                                 dBu
                              VIN-DIFF  Differential (equal and opposite swing)                                     dBu
Input Impedance5
                                        1240 (0dB gain)                          --   21.5            --            dBu
                                        1243 (-3dB gain)                                                            dBu
                                        1246 (-6dB gain)                         --   24.4            --            dBu

                                                                                 --   27.5            --             k
                                                                                                                     k
                              VIN-CM    Common Mode                                                                  k

                                        1240 (0dB gain)                          --   27.5            --             k
                                        1243 (-3dB gain)
                                        1246 (-6dB gain)                         --   29.1            --             dB
                                                                                                                     dB
                                                                                 --   31              --             dB
                                                                                                                     dB
                              ZIN-DIFF     Differential                          --   18              --
                              ZIN-CM    1240 (0dB gain)                                                               %
                                        1243 (-3dB gain)                         --   21              --
                                        1246 (-6dB gain)                                                            dBu
                                        Common Mode                              --   24              --            dBu
                                                                                                                    dBu
                                           All versions                          --   18              --            V/s

Common Mode Rejection Ratio CMRR Matched source impedances; VCM = 10V

                                                            DC                   70   90              --
                                                          60Hz
                                                          20kHz                  70   90              --

                                                                                 --   85              --

Power Supply Rejection Ratio6 PSRR      3V to 18V; VCC = -VEE; all gains       --   90              --

Total Harmonic Distortion     THD VIN_DIFF = 10dBV, f = 1kHz, BW = 22kHz, RL = 2 k
                                                                                                      -- 0.0006 --

Output Noise                  eOUT      22 Hz to 22kHz bandwidth

                                        1240 (0dB gain)                          --   -104            --
                                        1243 (-3dB gain)
                                        1246 (-6dB gain)                         --   -105            --

                                                                                 --   -106            --

Slew Rate                     SR        RL = 2k; CL = 300 pF, all gains          7    12              --

1. All specifications are subject to change without notice.
2. Unless otherwise noted, TA=25C, VCC=+15V, VEE= -15V.
3. Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only; the functional operation of
the device at these or any other conditions above those indicated in the operational sections of this specification is not impli ed. Exposure to absolute maximum rating condi-
tions for extended periods may affect device reliability.
4. 0 dBu = 0.775 Vrms.
5. While specific resistor ratios are very closely trimmed, absolute resistance values can vary 25% from the typical values show n. Input impedance is
monitored by lot sampling.
6. Defined with respect to differential gain.
7. Parameter guaranteed over the entire range of power supply and temperature.

                                    THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
                                  Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                                                          Copyright 2008, THAT Corporation
THAT 1240 Series                               Page 3 of 8                                         Document 600035 Rev 04
Balanced Line Receiver ICs

                              Electrical Characteristics (con't)2,4

Parameter                     Symbol                  Conditions                    Min      Typ    Max           Units

Small signal bandwidth        BW-3dB           RL = 2k; CL = 10 pF                                                MHz
                                                   1240 (0dB gain)                                                MHz
                                                  1243 (-3dB gain)                  --       8.6    --            MHz
                                                  1246 (-6dB gain)
                                                                                    --       12.2   --            MHz
                                               RL = 2k; CL = 300 pF                                               MHz
                                                   1240 (0dB gain)                  --       18     --            MHz
                                                  1243 (-3dB gain)
                                                  1246 (-6dB gain)                  --       10.3   --             dB
                                                                                                                    V
                                                                                    --       11.8   --              V

                                                                                    --       13.4   --             mV

Output Gain Error             GER-OUT                    f = 1 kHz                   -0.05      0    +0.05         mA
Output Voltage Swing
                                VO+                      RL = 2k                    VCC-2.5  VCC-2     --          pF
                                VO-                      RL = 2k                       --    VEE+2  VEE+2.5

Output Offset Voltage         VOFF                    No signal                     -7       --     +7

Output Short Circuit Current  ISC                        RL = 0                     --       25    --

Capacitive Load7              CL                                                    --       --     300

                                                      VCC

                                      In-  R1         b    R2                       Sense

                  ~                        R3              R4                       Vout
                                                                                                  RL
                     vIN(DIFF)                       a
                                                                                    Ref
                     vIN(DIFF)                                                                               CL

                  ~

                                     In+

                      VIN(CM) ~

                                                      VEE

                                           Figure 2. THAT 1240 series test circuit

                                           Theory of Operation

The THAT 1240-series ICs consist of high                   ratio. Trimming is performed in two cycles, both
performance opamps with integrated, laser-trimmed          using dc inputs. First, gain is set by trimming the
resistors. These designs take full advantage of            R1/R2 pair. Then, CMRR is set by trimming the other
THAT's fully complementary dielectric isolation (DI)       pair (R3/R4). Generally, only one resistor of each pair
process to deliver excellent performance with low          is trimmed (whichever needs to increase to meet the
current consumption. The devices are simple to             required specification).
apply in many applications.
                                                                 To achieve 90 dB CMRR, the R3/R4 ratio is
Resistor Trimming, Values, and CMRR                        trimmed to within 0.005 % of the R1/R2 ratio. Since
                                                           the resistors themselves are on the order of 10 k
      The 1240-series devices rely upon proprietary,       (see Figure 1 for actual values, which change with the
laser-trimmed, silicon-chromium (Si-Cr), thin-film,        specific part), an increase of as little as 0.6  can
integrated resistors to deliver the precise matching       reduce the CMRR from over 90 dB to only 84 dB.
required to achieve a 90 dB common mode rejection          The better the starting CMRR, the more impact (in
                                                           dB) a given added resistance will have.

                         THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
                        Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                                                Copyright 2008, THAT Corporation
Document 600035 Rev 04  Page 4 of 8                                                                  THAT 1240 Series
                                                                                         Balanced Line Receiver ICs

      Therefore, to achieve this high CMRR in               in absolute value of any individual resistor, RF
practice, care should be taken to ensure that all           bypassing through the addition of R-C networks at
source impedances remain balanced. To accomplish            the inputs (series resistor followed by a capacitor to
this, PCB traces carrying signal should be balanced         ground at each input) is not recommended. The
in length, connector resistance should be minimized,        added resistors can interact with the internal ones in
and any input capacitance (including strays) should         unexpected ways. If some impedance for the
be balanced between the + and - legs of the input           RF-bypass capacitor to work against is deemed
circuitry. Note that the additional contact resistance      necessary, THAT recommends the use of a ferrite
of some sockets is sufficient to undo the effects of        bead or balun instead.
precision trimming. Therefore, socketing the parts is
not recommended. THAT's 1200-series InGenius                     If it is necessary to ac-couple the inputs of the
input stages address many of these difficulties             1240-series parts, the coupling capacitors should be
through a patented method of increasing common-             sized to present negligible impedance at any frequen-
mode input impedance.                                       cies of interest for common mode rejection. Regard-
                                                            less of the type of coupling capacitor chosen,
      A further consideration is that after trimming,       variations in the values of the two capacitors,
the two resistor divider ratios are tightly controlled,     working against the 1240-series input impedance
but the actual value of any individual resistor is not.     (itself subject to potential imbalances in absolute
In fact, two of the four resistors are normally left        value, even when trimmed for perfect ratio match),
without trimming. The initial tolerance of the resis-       can unbalance common mode input signals, convert-
tors is quite wide, so it is possible for any given resis-  ing them to balanced signals which will not be
tor to vary over a surprisingly wide range, Lot-to-lot      rejected by the CMRR of the devices. For this reason,
variations of up to 30 % are to be expected.               THAT recommends dc-coupling the inputs of the
                                                            1240-series devices.
Input Considerations
                                                            Input Voltage Limitations
      The 1240-series devices are internally protected
against input overload via an unusual arrangement of              When configured, respectively, for -3 dB and
diodes connecting the + and - Input pins to the             -6 dB gain, the 1243 and 1246 devices are capable of
power supply pins. The circuit of Figure 3 shows the        accepting input signals above the power supply rails.
arrangement used for the R3/R4 side; a similar one          This is because the internal opamp's inputs connect
applies to the other side. The zener diodes prevent         to the outside world only through the on-chip resis-
the protection network from conducting until an             tors R1 through R4 at nodes a and b as shown in
input pin is raised at least 50 V above VCC or below        Figure 2. Consider the following analysis.
VEE. Thus, the protection networks protect the
devices without constraining the allowable signal           Differential Input Signals
swing at the input pins. The reference (and sense)
pins are protected via more conventional reverse-                 For differential signals (vIN(DIFF)), the limitation to
biased diodes which will conduct if these pins are          signal handling will be output clipping. The outputs
raised above VCC or below VEE.                              of all the devices typically clip at within 2V of the
                                                            supply rails. Therefore, maximum differential input
      Because the 1240-series devices are input             signal levels are directly related to the gain and
stages, their input pins are of necessity connected to      supply rails.
the outside world. This is likely to expose the parts
to ESD when cables are connected and disconnected.          Common Mode Input Signals
Our testing indicates that the 1240-series devices will
typically withstand application of up to 1,000 volts              For common-mode input signals, there is no
under the human body ESD model.                             output signal. The limitation on common-mode
                                                            handling is the point at which the inputs are
      To reduce risk of damage from ESD, and to             overloaded. So, we must consider the inputs of the
prevent RF from reaching the devices, THAT recom-           opamp.
mends the circuit of Figure 4. C3 through C5 should
be located close to the point where the input signal              For common mode signals (vin(CM)), the common
comes into the chassis, preferably directly on the          mode input current splits to flow through both R1/R2
connector. The unusual circuit design is intended to        and through R3/R4. Because vb is constrained to
minimize the unbalancing impact of differences in           follow va, we will consider only the voltage at node a.
the values of C4 and C5 by forcing the capacitance
from each input to chassis ground to depend primar-         The voltage at a can be calculated as:
ily on the value of C3. The circuit shown is approxi-
mately ten times less sensitive to mismatches               v = v R4a
between C4 and C5 than the more conventional                   IN(CM) R3+R4
approach, in which the junction of C4 and C5 is
grounded directly. An excellent discussion of input         Again, solving for vIN(CM),
stage grounding can be found in the June 1995 issue
of the Journal of the Audio Engineering Society,            v = v IN(CM)      R3+R4
Vol. 43, No. 6, in articles by Stephen Macatee, Bill                      a R4
Whitlock, and others.
                                                                  For the 1240, (R3 + R4) / R4 = 2. For the 1243,
      Note that, because of the tight matching of the       (R3 + R4) / R4 = 2.4. For the 1246, (R3 + R4) / R4=3.
internal resistor ratios, coupled with the uncertainty      Furthermore, the same constraints apply to va as in
                                                            the differential analysis.

THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                        Copyright 2008, THAT Corporation
THAT 1240 Series                                                  Page 5 of 8                       Document 600035 Rev 04
Balanced Line Receiver ICs

                              -                                   must be kept under 125 C to maintain the devices'
                                                                  specifications.
                                +
                                                                        These devices are stable with up to 300 pF of
             VCC                                                  load capacitance.

                                           VCC                    Power Supply Considerations

In+                                                  Ref                The 1240-series parts are not particularly sensi-
                                                                  tive to the power supply, but they do contain wide
                   R3              R4                             bandwidth opamps. Accordingly, small local bypass
                                                                  capacitors should be located within a few inches of
                                           VEE                    the supply pins on these parts, as shown in Figure 4.

             VEE                                                  Selecting a Gain Variation

Figure 3. Representative input protection circuit                       The three different parts offer different gain
                                                                  structures to suit different applications. The 1246 is
      Following the same reasoning as above, the                  customarily configured for -6 dB gain, but by revers-
maximum common mode input signal for the 1240 is                  ing the resistor connections, can also be configured
(2VCC - 4) V, and the minimum is (2VEE + 4) V. For                for +6 dB. The 1243 is most often configured for
the 1243, these figures are (2.4VCC - 4.8) V, and                 -3 dB gain, but can also be configured for +3 dB.
(2.4VEE + 4.8) V. For the 1246, these figures are                 The choice of input gain is determined by the input
(3VCC - 6) V, and (3VEE + 6) V.                                   voltage range to be accommodated, and the power
                                                                  supply voltages used within the circuit.
      Therefore, for common-mode signals and 15 V
rails, the 1240 will accept up to ~26 V in either                       To minimize noise and maximize signal-to-noise
direction. As an ac signal, this is 52 V peak-peak,               ratio, the input stage should be selected and config-
18.4 V rms, or +27.5 dBu. With the same supply                    ured for the highest possible gain that will ensure
rails, the 1243 will accept up to ~31 V in either                 that maximum-level input signals will not clip the
direction. As an ac signal, this is 62 V peak-peak,               input stage or succeeding stages. For example, with
21.9 V rms, or +29 dBu. With the same supply rails,               18 V supply rails, the 1240-series parts have a
the 1246 will accept up to ~39 V in either direction.             maximum output signal swing of +23 dBu. In order
As an ac signal, this is 78 V peak-peak, 27.6 V rms,              to accommodate +24 dBu input signals, the
or +31 dBu.                                                       maximum gain for the stage is -1 dB. With 15 V
                                                                  supply rails, the maximum output signal swing is
      Of course, in the real world, differential and              ~+21.1 dBu; here, -3 dB is the maximum gain. In
common-mode signals combine. The maximum                          each case, a 1243 configured for -3 dB gain is the
signal that can be accommodated will depend on the                ideal choice. The 1240 (0dB gain only) will not
superposition of both differential and common-mode                provide enough headroom at its output to support a
limitations.                                                      +24 dBu input signal. The 1246 (configured for
                                                                  -6 dB gain) will increase noise, thus reducing
Output Considerations                                             dynamic range, by attenuating the input signal more
                                                                  than necessary to support a +24 dBu input.
      The 1240-series devices are typically capable of
supplying 25 mA into a short circuit. While they will                   In fact, for most professional audio applications,
survive a short, power dissipation will rise dramati-             THAT recommends the -3 dB input configuration
cally if the output is shorted. Junction temperature              possible only with the 1243 in order to preserve
                                                                  dynamic range within a reasonable range of power
                                                                  supply voltages and external headroom limits.

                                  VCC                                                                         U1
                            C2
                                                                                               7              1240

In-                    100n                                                    -In 2       9k  VCC  9k
         C3
        47p                                                                                                          5

In+          C4             2      7                                                  In-                     Sense
             470p
                               In-         5         Out
             C5                    VCC
             470p
                                        Sens      6                                                                       Output

                                             Out                                                                       6
                                                                                                              Vout
                            3      VEE  Ref

                               In+ 4       1  U1

                                              THAT1246/1243/1240

                               C1                                              +In 3       9k             9k         1
                                                                                                              Ref
                               100n                                                   In+      VEE
                                      VEE                                                      4

             Figure 4. RFI and supply bypassing                                       Figure 5. Zero dB line receiver

                        THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
                       Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                                               Copyright 2008, THAT Corporation
Document 600035 Rev 04                                 Page 6 of 8                                                   THAT 1240 Series
                                                                                                         Balanced Line Receiver ICs

                                               Applications

      The THAT 1240, 1243, and 1246 are usually          between their respective outputs is +24 dBu. An
thought of as precision differential amplifiers with     attenuator network brings this signal down by 24 dB
gains of zero, -3 and -6 dB respectively. These          while attenuating the noise of the line receivers as
devices are primarily intended as balanced line          well.
receivers for audio applications. However, their
topology lends itself to other applications as well.           The output noise of a THAT 1246 is -106 dBu,
                                                         and since there are two of them, the total noise level
Basic Balanced Receiver Applications                     going into the resistive pad will be -103 dBu. The

      Figures 5, 6, and 7, respectively, show the THAT   pad reduces the noise level to -127 dBu at the input
1240, 1246, and 1243 configured as zero, -6 dB, and      to the ADC. The noise density resulting from the line
-3 dB line receivers. Figures 8 and 9, respectively,     receivers will therefore be
show the 1243 and 1246 configured as +3 dB and
+6 dB line receivers. The higher gains are achieved                                     -127dBu     %0.775
by swapping the positions of the resistors within                                           20
each pair in regard to signal input vs. output.          e = = 2.45 10                                                          nV

      Figure 10 shows a THAT 1240 configured as a                   n line receiver          20kHz                              Hz
precision summing amplifier. This circuit uses both
the In+ and Ref pins as inputs. Because of the excel-          The thermal noise of the 249  resistor is
lent matching between the laser-trimmed resistor         2.05 nV/Hz. We can assume that the noise contri-
pairs, the output voltage is precisely equal to the sum  bution of R8 and R19 will be negligible, and therefore,
of the two input voltages.                               the total noise density going into the input of the ADC
                                                         will be
More Complex Applications
                                                         en total =       (2.45      nV )2 + (2.06                 nV  )2       = 3.2  nV       .
      Figure 11 shows a 1240 configured as an instru-                                                              Hz                  Hz
mentation amplifier. The two opamps preceding the                                    Hz
1240 provide gain equal to 1+(9.998 k / Rg). The
1240 rejects common mode signals while accepting                    The noise floor can then be calculated to be
balanced ones.
                                                                                             3.2 nV % 20kHz
      Figure 12 shows a convenient method of driving                                                Hz
a typical audio ADC with balanced inputs. This           Noise(dBu) = 20 log                                                 = -124.7 dBu
circuit accepts +24 dBu in. By using a pair of THAT                                                   0.775
1246 ICs connected in anti-phase, the signal level
                                                               Figure 13 shows the recommended method for
                                                         controlling gain in a balanced system. In such
                                                         circuits, designers are often tempted to keep the
                                                         signal balanced and use two Voltage Controlled
                                                         Amplifiers (VCAs) to independently control the gain
                                                         on each half of the balanced signal. Unfortunately,
                                                         this can result in common-mode to differential mode

                                  U1

                   7              1243

                   VCC 7.5k                                                                                        U1

-In 2       10.5k                           5                                                       7              1243

                                                                                             10.5k  VCC     7.5k

       In-                        Sense                                              2                                       5

                                                                     -In                In-                        Sense

                                           6   Output                                                                                      Out
                                  Vout                                                                                       6

                                                                     +In                                           Vout

+In 3       10.5k       7.5k                                                         3       10.5k          7.5k             1

                                            1                                           In+                             Ref
                                                                                                    VEE
       In+                             Ref
                   VEE
                                                                                                    4

                   4

       Figure 6. -3 dB line receiver                                                 Figure 8. +3 dB line receiver

                                  U1

                   7              1246

                   VCC 6k                                                                                          U1

-In 2       12k                             5                                                       7              1246

                                                                                             12k    VCC     6k

       In-                        Sense                                              2                                       5

                                                                     -In                In-                        Sense

                                           6   Output                                                                                   Output
                                  Vout                                                                                       6

                                                                     +In                                           Vout

+In 3       12k               6k                                                     3       12k               6k         1
                                                                                                                   Ref
                   VEE                   1                                              In+         VEE
                   4              Ref                                                               4
       In+

       Figure 7. -6 dB line receiver                                                 Figure 9. +6 dB line receiver

                       THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
                      Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                                              Copyright 2008, THAT Corporation
Document 600035 Rev 04                                               Page 7 of 8                                           THAT 1240 Series
                                                                                                               Balanced Line Receiver ICs

                     7              U1                                            In-              U2A               VCC
                     VCC            1240                                                R1   3 OP-270B         C1
                                                                                        Rg
         2       9k       9k               5                                                                1
                                                                                  In+        2
                                                                                                               100n
                                                                                                 R2
            In-                     Sense                                                      4k99

                                                   Output                                        R3            2      7
                                                                                               4k99
                                             6                                                                    In-         5       Out
                                    Vout                                                     6                        VCC
                                                                                                           7
                                                                                                                           Sens    6
                                                                                             5
                                                                                                                              Out
                                                                                                   U2B
Input 1 3        9k             9k                                                                 OP-270B     3      VEE  Ref
                                                                                                                               1
                     VEE                   1                                                                      In+ 4           U1
                     4              Ref
            In+                                                                                                                   THAT1240

                                                                                                                  C2

Input 2                                                                                                           100n
                                                                                                                         VEE

         Figure 10. Precision two-input summing circuit                                        Figure 11. Instrumentation amplifier

conversion (degrading CMRR) when there are even                               +24 dBu, since the THAT 1243 output stage is
slight differences in gain between the VCAs. A better                         capable of accepting 21 dBu without distortion.
approach is to convert the signal to single-ended,                            Reducing R3 to 14 k results in a 3 dB reduction in
alter the gain, and then convert back to balanced.                            VCA output noise. This arrangement results in 3 dB
                                                                              greater dynamic range compared to the case where a
      In Figure 13 we use a THAT 1243 -3 dB line                              -6 dB line receiver and a VCA with zero dB static gain
receiver to do the balanced-to-single-ended conver-                           are used. After the VCA, the signal is restored to 24
sion. The VCA section also has a static gain of -3 dB                         dBu by the THAT 1606.
due to the ratio of R2 to R3. This circuit can accept

                                                            2        5
                                                                In-
                                                                                                               AIN- to ADC
                                                               Sense          6    R8                          Zero dBu Out
                                                                                  2k10                         AIN+ to ADC
               In Hi                                                    Vout
            +24 dBu In
                                                            3 Ref
               In Lo                                            In+ U1

                                                                     1 THAT                  R9
                                                                                             249R
                                                                        1246            C4

                                                                              +24 dBu   6n8

                                    2              5
                                       In-

                                                Sense       6                            R19
                                                                                        2k10
                                                      Vout               U3A 3 1/2 Vref of ADC
                                                                        1
                                    3           Ref    U2                          2
                                                       THAT
                                           In+         1246

                                                1

                                                                        4570

                                    Figure 12. Circuit for audio ADCs with balanced inputs

                                   Figure 13. Automated gain control of a balanced signal

                      THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
                     Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                                             Copyright 2008, THAT Corporation
Document 600035 Rev 04                                     Page 8 of 8                                    THAT 1240 Series
                                                                                              Balanced Line Receiver ICs

                                     Package Information

      The THAT 1240 series is available in 8-pin PDIP            Neither the lead-frames nor the plastic mold
and 8-pin surface mount (SOIC) packages. Package           compounds used in the 1240-series contains any
dimensions are shown below;                                hazardous substances as specified in the European
                                                           Union's Directive on the Restriction of the Use of
      The 1240 series packages are entirely lead-free.     Certain Hazardous Substances in Electrical and
The lead-frames are copper, plated with successive         Electronic Equipment 2002/95/EG of January 27,
layers of nickel, palladium, and gold. This approach       2003. The surface-mount package is suitable for use
makes it possible to solder these devices using lead-      in a 100% tin solder process
free and lead-bearing solders.

                                     Package Characteristics

Parameter                    Symbol                        Conditions            Min  Typ         Max            Units
Through-hole package
                                             See Fig. 14 for dimensions               8 Pin PDIP

Thermal Resistance              JA           DIP package soldered to board            100                        C/W

Environmental Regulation Compliance                                     Complies with January 27, 2003 RoHS requirements

Surface mount package                        See Fig. 15 for dimensions               8 Pin SOP

Thermal Resistance              JA           SO package soldered to board             150                        C/W

Soldering Reflow Profile                                                         JEDEC JESD22-A113-D (250 C)

Moisture Sensitivity Level      MSL Above-referenced JEDEC soldering profile          1

Environmental Regulation Compliance                                     Complies with January 27, 2003 RoHS requirements

                                                                              E                                F

                          BC                            J

   1                                                                                            BC
                                                                                                                             H
         A                           G
                                                                        D
K                         F                                                                                    G

                             H                                                    A

D           E

   ITEM  MILLIMETERS            INCHES                                  ITEM     MILLIMETERS      INCHES
     A   9.520.10              0.3750.004                               A      4.80/4.98        0.189/0.196
     B   6.350.10              0.2500.004                               B      3.81/3.99        0.150/0.157
     C   7.49/8.13              0.295/0.320                               C      5.80/6.20        0.228/0.244
     D   0.46                   0.018                                     D      0.36/0.46        0.014/0.018
     E   2.54                   0.100                                     E      1.27             0.050
     F   3.68/4.32              0.145/0.170                               F      1.35/1.73        0.053/0.068
     G   0.25                   0.010                                     G      0.19/0.25        0.0075/0.0098
     H   3.180.10              0.1250.004                               H      0.41/1.27        0.016/0.05
     J   8.13/9.40              0.320/0.370
     K   3.300.10              0.1300.004

   Figure 14. -P (DIP) version package outline drawing                  Figure 15. -S (SO) version package outline drawing

                        THAT Corporation; 45 Sumner Street; Milford, MA 01757-1656; USA
                       Tel: +1 508 478 9200; Fax: +1 508 478 0990; Web: www.thatcorp.com

                                               Copyright 2008, THAT Corporation
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

THAT Corporation:

  1240P08-U 1240S08-U 1243P08-U 1243S08-U 1246P08-U 1246S08-U
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved