电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

1191

器件型号:1191
厂商名称:Maxim Integrated
厂商官网:https://www.maximintegrated.com/en.html
下载文档 在线购买

1191在线购买

供应商 器件名称 价格 最低购买 库存  
1191 ¥22.77 1 点击查看 点击购买

器件描述

文档预览

1191器件文档内容

19-2836; Rev 1; 9/03

Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                        General Description                                                           Features                                  MAX1191

The MAX1191 is an ultra-low-power, dual, 8-bit,             o Ultra-Low Power
7.5Msps analog-to-digital converter (ADC). The device             12mW (Normal Operation: 7.5Msps)
features two fully differential wideband track-and-hold           0.3W (Shutdown Mode)
(T/H) inputs. These inputs have a 440MHz bandwidth
and accept fully differential or single-ended signals.      o Excellent Dynamic Performance
The MAX1191 delivers a typical signal-to-noise and dis-            48.7dB SNR at fIN = 1.875MHz
tortion (SINAD) of 48.6dB at an input frequency of                 69dBc SFDR at fIN = 1.875MHz
1.875MHz and a sampling rate of 7.5Msps while con-
suming only 12mW. This ADC operates from a 2.7V to          o 2.7V to 3.6V Single Analog Supply
3.6V analog power supply. A separate 1.8V to 3.6V           o 1.8V to 3.6V TTL/CMOS-Compatible Digital
supply powers the digital output driver. In addition to
ultra-low operating power, the MAX1191 features three          Outputs
power-down modes to conserve power during idle peri-        o Fully Differential or Single-Ended Analog Inputs
ods. Excellent dynamic performance, ultra-low power,        o Internal/External Reference Option
and small size make the MAX1191 ideal for applica-          o Multiplexed CMOS-Compatible Tri-State Outputs
tions in imaging, instrumentation, and digital communi-     o 28-Pin Thin QFN Package
cations.                                                    o Evaluation Kit Available (Order MAX1193EVKIT)

An internal 1.024V precision bandgap reference sets                               Ordering Information
the full-scale range of the ADC to 0.512V. A flexible
reference structure allows the MAX1191 to use its inter-    PART          TEMP RANGE          PIN-PACKAGE
nal reference or accept an externally applied reference
for applications requiring increased accuracy.              MAX1191ETI-T  -40C to +85C      28 Thin QFN-EP*
                                                                                              (5mm x 5mm)
The MAX1191 features parallel, multiplexed, CMOS-
compatible tri-state outputs. The digital output format is  *EP = Exposed paddle.
offset binary. A separate digital power input accepts a
voltage from 1.8V to 3.6V for flexible interfacing to dif-                         Pin Configuration
ferent logic levels. The MAX1191 is available in a 5mm
5mm, 28-pin thin QFN package, and is specified for        TOP VIEW
the extended industrial (-40C to +85C) temperature
range.                                                                    28 VDD
                                                                                 27 REFP
For higher sampling frequency applications, refer to the                                26 REFN
MAX1195MAX1198 dual 8-bit ADCs. Pin-compatible                                                25 COM
versions of the MAX1191 are also available. Refer to the                                               24 REFIN
MAX1192 data sheet for 22Msps, and the MAX1193                                                                23 PD0
data sheet for 45Msps.                                                                                               22 PD1

                                    Applications            INA- 1                   MAX1191                                 21 D0
                                                            INA+ 2                                                           20 D1
         Ultrasound and Medical Imaging                     GND 3         EXPOSED PADDLE                                     19 D2
                                                            CLK 4                                                            18 D3
         IQ Baseband Sampling                               GND 5                                                            17 A/B
                                                            INB+ 6                                                           16 D4
         Battery-Powered Portable Instruments               INB- 7                                                           15 D5

         Low-Power Video

         WLAN, Mobile DSL, WLL Receiver

                                                                          VDD 8
                                                                                 VDD 9
                                                                                        GND 10
                                                                                               OGND 11
                                                                                                      OVDD 12
                                                                                                              D7 13
                                                                                                                     D6 14

                                                                                                                            5mm x 5mm THIN QFN

                           ________________________________________________________________ Maxim Integrated Products 1

For pricing, delivery, and ordering information, please contact Maxim/Dallas Direct! at
1-888-629-4642, or visit Maxim's website at www.maxim-ic.com.
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191  ABSOLUTE MAXIMUM RATINGS                                                          Operating Temperature Range ...........................-40C to +85C
                                                                                           Junction Temperature ......................................................+150C
         VDD, OVDD to GND ...............................................-0.3V to +3.6V    Storage Temperature Range .............................-65C to +150C
         OGND to GND.......................................................-0.3V to +0.3V  Lead Temperature (soldering, 10s) .................................+300C
         INA+, INA-, INB+, INB- to GND .................-0.3V to (VDD + 0.3V)
         CLK, REFIN, REFP, REFN, COM to GND ...-0.3V to (VDD + 0.3V)
         PD0, PD1 to OGND .................................-0.3V to (OVDD + 0.3V)
         Digital Outputs to OGND .........................-0.3V to (OVDD + 0.3V)
         Continuous Power Dissipation (TA = +70C)

            28-Pin Thin QFN (derated 20.8mW/C above +70C) ...1667mW

         Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional
         operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
         absolute maximum rating conditions for extended periods may affect device reliability.

         ELECTRICAL CHARACTERISTICS

         (VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, fCLK = 7.5MHz, CREFP = CREFN = CCOM
         = 0.33F, TA = -40C to +85C, unless otherwise noted. Typical values are at TA = +25C.) (Note 1)

                     PARAMETER           SYMBOL             CONDITIONS                     MIN  TYP            MAX UNITS

         DC ACCURACY

         Resolution                                                                        8                         Bits

         Integral Nonlinearity           INL                                                    0.15 1.00 LSB

         Differential Nonlinearity       DNL No missing codes over temperature                  0.13 1.00 LSB

         Offset Error                            +25C                                                         4
                                                 <+25C                                                                    %FS

                                                                                                               6

         Gain Error                              Excludes REFP - REFN error                                    2    %FS

         DC Gain Matching                                                                       0.01          0.2  dB

         Gain Temperature Coefficient                                                           30                  ppm/C

         Power-Supply Rejection                  Offset (VDD 5%)                               0.2
         ANALOG INPUT                            Gain (VDD 5%)                                                               LSB

                                                                                                0.05

         Differential Input Voltage Range VDIFF Differential or single-ended inputs             0.512               V

         Common-Mode Input Voltage       VCOM                                                   VDD / 2              V
         Range

         Input Resistance                RIN Switched capacitor load                            720                  k
         Input Capacitance               CIN
         CONVERSION RATE                                                                        5                    pF

         Maximum Clock Frequency         fCLK                                              7.5                        MHz
         Data Latency                                                                                     5.0
                                                 Channel A                                                5.5        Clock
                                                 Channel B                                                           cycles

         DYNAMIC CHARACTERISTICS (differential inputs, 4096 point FFT)

         Signal-to-Noise Ratio            SNR    fIN = 1.875MHz                            47   48.7                 dB
         (Note 2)                        SINAD   fIN = 3.75MHz
                                                 fIN = 1.875MHz                                 48.6
         Signal-to-Noise and Distortion          fIN = 3.75
         (Note 2)                                                                          47   48.6                 dB

                                                                                                48.5

         2 _______________________________________________________________________________________
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

ELECTRICAL CHARACTERISTICS (continued)                                                                                         MAX1191

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, fCLK = 7.5MHz, CREFP = CREFN = CCOM
= 0.33F, TA = -40C to +85C, unless otherwise noted. Typical values are at TA = +25C.) (Note 1)

              PARAMETER        SYMBOL                 CONDITIONS                   MIN  TYP      MAX UNITS
Spurious-Free Dynamic Range
(Note 2)                       SFDR fIN = 1.875MHz                                 59   69                dBc
Third-Harmonic Distortion                  fIN = 3.75MHz
(Note 2)                                                                                68.7

Intermodulation Distortion     HD3      fIN = 1.875MHz                                  72.0
                                        fIN = 3.75MHz                                                                 dBc

                                                                                        -70.0

                               IMD fIN1 = 1MHz at -7dB FS, fIN2 = 1.01MHz               -66               dBc
                                          at -7dB FS

Third-Order Intermodulation    IM3 fIN1 = 1MHz at -7dB FS, fIN2 = 1.01MHz                 -70              dBc
                                         at -7dB FS
                                                                                         -68.0             dBc
Total Harmonic Distortion       THD     fIN = 1.875MHz                                   -67.0   -57.0
(Note 2)                       SSBW     fIN = 3.75MHz                                     440              MHz
                                        Input at -20dB FS                                 440              MHz
Small-Signal Bandwidth                                                                    1.5               ns
                                                                                                          psRMS
Full-Power Bandwidth           FPBW Input at -0.5dB FS                                     2                ns
                                                                                           2
Aperture Delay                 tAD
Aperture Jitter                tAJ 1dB SNR degradation at Nyquist                        0.256
Overdrive Recovery Time                                                                 -0.256
                                         1.5 full-scale input
                                                                                        VDD / 2
INTERNAL REFERENCE (REFIN = VDD; VREFP, VREFN, and VCOM are generated internally)
                                                                                         0.512
REFP Output Voltage                     VREFP - VCOM                                                      V
                                                                                          30             V
REFN Output Voltage                     VREFN - VCOM

COM Output Voltage             VCOM                                        VDD / 2               VDD / 2  V
                                                                            - 0.15
                                                                                                 + 0.15

Differential Reference Output  VREF VREFP - VREFN                                                         V

Differential Reference Output  VREFTC                                                                     ppm/C
Temperature Coefficient

Maximum REFP/REFN/COM          ISOURCE                                                  2                 mA
Source Current

Maximum REFP/REFN/COM Sink     ISINK                                                    2                 mA
Current

BUFFERED EXTERNAL REFERENCE (VREFIN = 1.024V, VREFP, VREFN, and VCOM are generated internally)

REFIN Input Voltage            VREFIN                                                   1.024             V

COM Output Voltage             VCOM                                        VDD / 2      VDD / 2  VDD / 2  V
                                                                            - 0.15               + 0.15

Differential Reference Output    VREF VREFP - VREFN                                     0.512             V
                               ISOURCE
Maximum REFP/REFN/COM                                                                   2                 mA
Source Current

                     _______________________________________________________________________________________ 3
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191  ELECTRICAL CHARACTERISTICS (continued)

         (VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, fCLK = 7.5MHz, CREFP = CREFN = CCOM
         = 0.33F, TA = -40C to +85C, unless otherwise noted. Typical values are at TA = +25C.) (Note 1)

         PARAMETER                       SYMBOL                CONDITIONS       MIN       TYP       MAX    UNITS
                                                                                            2                mA
         Maximum REFP/REFN/COM Sink      ISINK                                                      0.3 x    k
         Current                                                                          >500       VDD     A
                                                                                           -0.7     0.3 x     V
         REFIN Input Resistance                                                           0.256     OVDD      V
                                                                                         -0.256       5      V
         REFIN Input Current                                                             VDD / 2      5      V
                                                                                          0.512     0.2 x    k
         UNBUFFERED EXTERNAL REFERENCE (REFIN = GND, VREFP, VREFN, and VCOM are applied             OVDD     k
                                                                                            4         5
         REFP Input Voltage                      VREFP - VCOM                               4        3.6      V
                                                                                                     VDD
         REFN Input Voltage                      VREFN - VCOM                              0.1                V
                                                                                            5
         COM Input Voltage               VCOM                                                                 V
                                                                                            5                A
         Differential Reference Input    VREF VREFP - VREFN                                3.0               pF
         Voltage
                                                                                                              V
         REFP Input Resistance           RREFP   Measured between REFP and COM                                V
                                                 Measured between REFN and COM                               A
         REFN Input Resistance           RREFN                                                               pF
                                                                                                              V
         DIGITAL INPUTS (CLK, PD0, PD1)                                                                       V

         Input High Threshold                      CLK                          0.7 x
                                         VIH                                     VDD

                                                   PD0, PD1                     0.7 x
                                                                                OVDD

         Input Low Threshold                       CLK
                                         VIL

                                                   PD0, PD1

         Input Hysteresis                VHYST   CLK at GND or VDD
                                          DIIN   PD0 and PD1 at OGND or OVDD
         Digital Input Leakage Current   DCIN

         Digital Input Capacitance
         DIGITAL OUTPUTS (D7D0, A/B)

         Output Voltage Low              VOL ISINK = 200A

         Output Voltage High              VOH ISOURCE = 200A                   0.8 x
                                         ILEAK                                  OVDD
         Tri-State Leakage Current       COUT
         Tri-State Output Capacitance                                            2.7
         POWER REQUIREMENTS               VDD                                    1.8
         Analog Supply Voltage           OVDD
         Digital Output Supply Voltage

         4 _______________________________________________________________________________________
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

ELECTRICAL CHARACTERISTICS (continued)                                                                                         MAX1191

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, fCLK = 7.5MHz, CREFP = CREFN = CCOM
= 0.33F, TA = -40C to +85C, unless otherwise noted. Typical values are at TA = +25C.) (Note 1)

              PARAMETER         SYMBOL              CONDITIONS                        MIN  TYP    MAX   UNITS
Analog Supply Current                                                                      4.0     5.0
                                        Normal operating mode, fIN = 1.875MHz              4.0
                                        at -0.5dB FS, CLK input from GND to VDD            2.2
                                                                                           0.1
                                          Idle mode (tri-state), fIN = 1.875MHz at -                    mA
                                          0.5dB FS, CLK input from GND to VDD
                                IDD
                                          Standby mode, CLK input from GND to
                                          VDD

                                        Shutdown mode, CLK = GND or VDD,                          5.0   A
                                        PD0 = PD1 = OGND

                                        Normal operating mode,                             1.0          mA
                                        fIN = 1.875MHz at -0.5dB FS, CL  10pF

                                        Idle mode (tri-state), DC input, CLK =             0.1    5.0
                                        GND or VDD, PD0 = OVDD, PD1 = OGND
Digital Output Supply Current   IODD
(Note 3)                                Standby mode, DC input, CLK = GND or
                                        VDD, PD0 = OGND, PD1 = OVDD
                                                                                           0.1          A

                                        Shutdown mode, CLK = GND or VDD,                   0.1    5.0
                                        PD0 = PD1 = OGND

TIMING CHARACTERISTICS

CLK Rise to CHA Output Data     tDOA    50% of CLK to 50% of data, Figure 5           1    6      8.5   ns
Valid                                   (Note 4)

CLK Fall to CHB Output Data     tDOB    50% of CLK to 50% of data, Figure 5           1    6      8.5   ns
Valid                                   (Note 4)
                                tDA/B                                                 1    6      8.5   ns
CLK Rise/Fall to A/B Rise/Fall   tEN    50% of CLK to 50% of A/B, Figure 5
Time                            tDIS    (Note 4)                                           5            ns

PD1 Rise to Output Enable               PD0 = OVDD                                         5            ns
PD1 Fall to Output Disable              PD0 = OVDD
CLK Duty Cycle
CLK Duty-Cycle Variation                                                                   50           %

                                                                                           10          %

Wake-Up Time from Shutdown      tWAKE, SD (Note 5)                                         20           s
Mode

Wake-Up Time from Standby       tWAKE, ST (Note 5)                                          5.5             s
Mode                                                                                          2             ns

Digital Output Rise/Fall Time           20% to 80%                                          -75            dB
INTERCHANNEL CHARACTERISTICS                                                               0.03           dB
                                                                                           0.03        Degrees
Crosstalk Rejection                     fIN,X = 1.875MHz at -0.5dB FS,
                                        fIN,Y = 0.3MHz at -0.5dB FS (Note 6)
Amplitude Matching
Phase Matching                          fIN = 1.875MHz at -0.5dB FS (Note 7)
                                        fIN = 1.875MHz at -0.5dB FS (Note 7)

_______________________________________________________________________________________ 5
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191  ELECTRICAL CHARACTERISTICS (continued)

         (VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, fCLK = 7.5MHz, CREFP = CREFN = CCOM
         = 0.33F, TA = -40C to +85C, unless otherwise noted. Typical values are at TA = +25C.) (Note 1)

         Note 1: Specifications +25C guaranteed by production test, <+25C guaranteed by design and characterization.
         Note 2: SNR, SINAD, SFDR, HD3, and THD are based on a differential analog input voltage of -0.5dB FS referenced to the

                    amplitude of the digital output. SNR and THD are calculated using HD2 through HD6.
         Note 3: The power consumption of the output driver is proportional to the load capacitance (CL).
         Note 4: Guaranteed by design and characterization. Not production tested.
         Note 5: SINAD settles to within 0.5dB of its typical value.
         Note 6: Crosstalk rejection is measured by applying a high-frequency test tone to one channel and a low-frequency tone to the

                    second channel. FFTs are performed on each channel. The parameter is specified as power ratio of the first and second
                    channel FFT test tone bins.
         Note 7: Amplitude/phase matching is measured by applying the same signal to each channel, and comparing the magnitude and
                    phase of the fundamental bin on the calculated FFT.

                                                                        Typical Operating Characteristics

         (VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
         7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)

         FFT PLOT CHANNEL A (DIFFERENTIAL INPUTS,   FFT PLOT CHANNEL B (DIFFERENTIAL INPUTS,                            FFT PLOT CHANNEL A (DIFFERENTIAL INPUTS,

                 8192-POINT DATA RECORD)                                8192-POINT DATA RECORD)                                       8192-POINT DATA RECORD)

         0AMPLITUDE (dB)fCLK = 7.500567MHz          0       fCLK = 7.500567MHz                                          0       fCLK = 7.500567MHz
                                                                                                                            MAX1191 toc01
         -10          fINA = 1.000747MHz            -10 fINA = 1.000747MHz                                              -10 fINA = 3.020553MHz
                                                                                     AMPLITUDE (dB)
                                                                                                                                                                                                                                                              MAX1191 toc02-20fINB = 3.020553MHz-20fINB = 3.020553MHz-20fINB = 1.000747MHz
                      AINA = AINB = -0.5dB FS               AINA = AINB = -0.5dB FS                                             AINA = AINB = -0.5dB FS
                                                                                                                                                                AMPLITUDE (dB)
                                                                                                                                                                                                                                                                                                                                                                                               MAX1191 toc03-30-30-30

         -40                                        -40                                                                 -40

         -50                                        -50                                HD3                              -50

         -60     HD2     HD3 fINB                   -60                      fINA HD2                                   -60           fINB HD2 HD3

         -70                                        -70                                                                 -70

         -80                                        -80                                                                 -80

         -90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0    -90       0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0                           -90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
              0    ANALOG INPUT FREQUENCY (MHz)          0      ANALOG INPUT FREQUENCY (MHz)                                 0    ANALOG INPUT FREQUENCY (MHz)

                      FFT PLOT CHANNEL B (DIFFERENTIAL INPUTS,                              TWO-TONE IMD PLOT (DIFFERENTIAL INPUTS,

                         8192-POINT DATA RECORD)                                                    8192-POINT DATA RECORD)

                 AMPLITUDE (dB)0                    fCLK = 7.500567MHz                      0       fCLK = 7.500567MHz
                                                                                                                                    MAX1191 toc04
                 -10                                fINA = 3.020553MHz                      -10 fIN1 = 1.8MHz
                                                                                                    AMPLITUDE (dB)
                                                                                                                                                                                                                                                                                   MAX1191 toc05-20fINB = 1.000747MHz-20fIN2 = 2.3MHz
                                                    AINA = AINB = -0.5dB FS                         AIN = -7dB FS

                 -30                                                                        -30

                 -40                                                                        -40     fIN1                        fIN2

                 -50                                                                        -50

                 -60                           HD2  HD3 fINA                                -60

                 -70                                                                        -70

                 -80                                                                        -80

                 -90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0                                    -90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
                      0    ANALOG INPUT FREQUENCY (MHz)                                          0    ANALOG INPUT FREQUENCY (MHz)

         6 _______________________________________________________________________________________
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                         Typical Operating Characteristics (continued)                                                                                                                                                                                                     MAX1191

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)

FFT PLOT CHANNEL A (SINGLE-ENDED INPUTS,                                                                                          FFT PLOT CHANNEL B (SINGLE-ENDED INPUTS,

        8192-POINT DATA RECORD)                                                                                                           8192-POINT DATA RECORD)

0AMPLITUDE (dB)                  fCLK = 7.500567MHz                                                                               0
                                                                                                                   MAX1191 toc06
-10                                                                                                                                       fCLK = 7.500567MHz
                                                                                         AMPLITUDE (dB)
                                                                                                                                                                                                                                                                            MAX1191 toc07fINA = 1.000747MHz-10 fINA = 1.000747MHz

-20                              fINB = 3.020553MHz                                                                               -20     fINB = 3.020553MHz
                                 AINA = AINB = -0.5dB FS                                                                                  AINA = AINB = -0.5dB FS

-30                                                                                                                               -30

-40                                                                                                                               -40

-50                                                                                                                               -50

-60     HD2                      HD3 fINB                                                                                         -60     fINA HD2 HD3

-70                                                                                                                               -70

-80                                                                                                                               -80

-90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0                                                                                           -90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
     0    ANALOG INPUT FREQUENCY (MHz)                                                                                                 0    ANALOG INPUT FREQUENCY (MHz)

FFT PLOT CHANNEL A (SINGLE-ENDED INPUTS,                                                                                          FFT PLOT CHANNEL B (SINGLE-ENDED INPUTS,

        8192-POINT DATA RECORD)                                                                                                           8192-POINT DATA RECORD)

0AMPLITUDE (dB)fCLK = 7.500567MHz                                                                                                 0                                                              MAX1191 toc09
                                                                                                                   MAX1191 toc08
-10 fINA = 3.020553MHz                                                                                                                                                  fCLK = 7.500567MHz
                                                                                        AMPLITUDE (dB)
                                                                                                                                  -10                                   fINA = 3.020553MHz

-20     fINB = 1.000747MHz                                                                                                        -20                                   fINB = 1.000747MHz
        AINA = AINB = -0.5dB FS                                                                                                                                         AINA = AINB = -0.5dB FS

-30                                                                                                                               -30

-40                                                                                                                               -40

-50                                                                                                                               -50                                   HD3

-60     fINB HD2 HD3                                                                                                              -60                              HD2       fINA

-70                                                                                                                               -70

-80                                                                                                                               -80

-90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0                                                                                           -90     0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
     0    ANALOG INPUT FREQUENCY (MHz)                                                                                                 0    ANALOG INPUT FREQUENCY (MHz)

                                 TWO-TONE IMD PLOT (SINGLE-ENDED INPUTS,

                                                     8192-POINT DATA RECORD)

                                 0AMPLITUDE (dB)fCLK = 7.500567MHz
                                                                                                                                                    MAX1191 toc10
                                 -10 fIN1 = 1.8MHz

                                 -20     fIN2 = 2.3MHz
                                         AIN = -7dB FS

                                 -30

                                 -40                      fIN1                                                                    fIN2

                                 -50

                                 -60

                                 -70

                                 -80

                                 -90       0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0
                                      0      ANALOG INPUT FREQUENCY (MHz)

     _______________________________________________________________________________________ 7
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                            Typical Operating Characteristics (continued)

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)
MAX1191
                                                        SIGNAL-TO-NOISE RATIO    MAX1191 toc11                                                 SIGNAL-TO-NOISE AND DISTORTION  MAX1191 toc12
                                 SNR (dB)           vs. ANALOG INPUT FREQUENCY                                                                    vs. ANALOG INPUT FREQUENCY
                                                                                                                              SNR (dB)
                                           50                                                                                            50

                                           49                                                                                            49

                                           48                                                                                            48

                                           47                                                                                            47

                                           46                                                                                            46

                                           45                                                                                            45

                                           44      CHANNEL A                                                                             44     CHANNEL A
                                                   CHANNEL B                                                                                    CHANNEL B
                                           43                                                                                            43
                                                   10                            100                                                            10                             100
                                           42                                                                                            42
                                               0                                                                                             0

                                                   ANALOG INPUT FREQUENCY (MHz)                                                                 ANALOG INPUT FREQUENCY (MHz)

                                                     TOTAL HARMONIC DISTORTION   MAX1191 toc13                                                  SPURIOUS-FREE DYNAMIC RANGE    MAX1191 toc14
                                                     vs. ANALOG INPUT FREQUENCY                                                                   vs. ANALOG INPUT FREQUENCY
                                                                                                                              SFDR (dB)
                                           -45                                                                                           85

                                           -50                                                                                           80

                                           -55                                                                                           75

THD (dB)                                   -60                                                                                           70

                                           -65                                                                                           65

                                           -70                                                                                           60

                                           -75     CHANNEL A                                                                             55     CHANNEL A
                                                   CHANNEL B                                                                                    CHANNEL B
                                           -80                                                                                           50
                                                   10                            100                                                            10                             100
                                           -85                                                                                           45
                                                0                                                                                            0

                                                   ANALOG INPUT FREQUENCY (MHz)                                                                 ANALOG INPUT FREQUENCY (MHz)

8 _______________________________________________________________________________________
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC                                                                                                                                       MAX1191

                                           Typical Operating Characteristics (continued)

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)

                        SIGNAL-TO-NOISE RATIO                       MAX1191 toc15                                                   SIGNAL-TO-NOISE AND DISTORTION       MAX1191 toc16
                       vs. ANALOG INPUT POWER                                                                                             vs. ANALOG INPUT POWER
                                                                                                                  SINAD (dB)
           60                                                                                                                 60
                  fIN = 2.017059MHz                                                                                                    fIN = 2.017059MHz

           50                                                                                                                 50

           40                                                                                                                 40

SNR (dB)   30                                                                                                                 30

           20                                                                                                                 20

           10                                                                                                                 10

            0                                                                                                                 0
              -30 -25 -20 -15 -10 -5 0
                          ANALOG INPUT POWER (dB FS)                                                                              -30  -20  -10                     0

                                                                                                                                       ANALOG INPUT POWER (dB FS)

                     TOTAL HARMONIC DISTORTION                      MAX1191 toc17                                                    SPURIOUS-FREE DYNAMIC RANGE         MAX1191 toc18
                        vs. ANALOG INPUT POWER                                                                                            vs. ANALOG INPUT POWER
THD (dBc)                                                                                                         SFDR (dBc)
           -30                                                                                                                80
                                                 fIN = 2.017059MHz                                                                   fIN = 2.017059MHz

           -40                                                                                                                70

           -50                                                                                                                60

           -60                                                                                                                50

           -70                                                                                                                40
               -30 -25 -20 -15 -10 -5 0
                           ANALOG INPUT POWER (dB FS)                                                                         30
                                                                                                                                 -30 -25 -20 -15 -10 -5 0
                                                                                                                                             ANALOG INPUT POWER (dB FS)

           _______________________________________________________________________________________ 9
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                            Typical Operating Characteristics (continued)

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)
MAX1191
                                                        SIGNAL-TO-NOISE RATIO   MAX1191 toc19                                                  SIGNAL-TO-NOISE AND DISTORTION  MAX1191 toc20
                                 SNR (dB)                 vs. SAMPLING RATE                                                                             vs. SAMPLING RATE
                                                                                                                             SINAD (dB)
                                           50                                                                                            50
                                                  fIN = 2.017059MHz                                                                             fIN = 2.017059MHz

                                           49                                                                                            49

                                           48                                                                                            48

                                           47                                                                                            47

                                           46                                                                                            46

                                           45      5  10          15            20                                                       45     5  10          15              20
                                               0                                                                                             0

                                                      fCLK (MHz)                                                                                   fCLK (MHz)

                                                     TOTAL HARMONIC DISTORTION  MAX1191 toc21                                                   SPURIOUS-FREE DYNAMIC RANGE    MAX1191 toc22
                                                           vs. SAMPLING RATE                                                                            vs. SAMPLING RATE
                                                                                                                             SFDR (dBc)
                                           -50                                                                                           80
                                                   fIN = 2.017059MHz                                                                            fIN = 2.017059MHz

                                           -55                                                                                           75

                                           -60                                                                                           70

THD (dBc)                                  -65                                                                                           65

                                           -70                                                                                           60

                                           -75                                                                                           55

                                           -80     5  10          15            20                                                       50     5  10          15              20
                                                0                                                                                            0

                                                      fCLK (MHz)                                                                                   fCLK (MHz)

10 ______________________________________________________________________________________
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC                                                                                                              MAX1191

                                           Typical Operating Characteristics (continued)

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)

                        SIGNAL-TO-NOISE RATIO   MAX1191 toc23                                                   SIGNAL-TO-NOISE AND DISTORTION  MAX1191 toc24
                        vs. CLOCK DUTY CYCLE                                                                           vs. CLOCK DUTY CYCLE
                                                                                              SINAD (dB)
           50                                                                                             50
                  fIN = 2.017059MHz                                                                              fIN = 2.017059MHz

           49                                                                                             49

SNR (dB)   48                                                                                             48

           47                                                                                             47

           46                                                                                             46

           45                                                                                             45

                40  45  50  55                  60                                                            40  45  50  55                    60

                    CLOCK DUTY CYCLE (%)                                                                          CLOCK DUTY CYCLE (%)

                     TOTAL HARMONIC DISTORTION  MAX1191 toc25                                                    SPURIOUS-FREE DYNAMIC RANGE    MAX1191 toc26
                                                                                                                       vs. CLOCK DUTY CYCLE
                         vs. CLOCK DUTY CYCLE                                                SFDR (dBc)
                                                                                                          80
           -60                                                                                            78 fIN = 2.017059MHz
           -62 fIN = 2.017059MHz

           -64                                                                                            76

           -66                                                                                            74

THD (dBc)  -68                                                                                            72

           -70                                                                                            70

           -72                                                                                            68

           -74                                                                                            66

           -76                                                                                            64

           -78                                                                                            62

           -80                                                                                            60

                40  45  50  55                  60                                                            40  45  50  55                    60

                    CLOCK DUTY CYCLE (%)                                                                          CLOCK DUTY CYCLE (%)

                    ______________________________________________________________________________________ 11
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                           Typical Operating Characteristics (continued)

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)
MAX1191

                                        INL (LSB)
                                                                                                                                                                                       MAX1191 toc27

                                                                                                                                         DNL (LSB)
                                                                                                                                                                                                                                                                                                                                                             MAX1191 toc28
                    0.5          INTEGRAL NONLINEARITY                                                 0.5                     DIFFERENTIAL NONLINEARITY
                    0.4                                                                                0.4
                    0.3       32 64 96 128 160 192 224 256                                             0.3                     32 64 96 128 160 192 224 256
                    0.2               DIGITAL OUTPUT CODE                                              0.2                             DIGITAL OUTPUT CODE
                    0.1                                                                                0.1

                      0                                                                                  0
                   -0.1                                                                               -0.1
                   -0.2                                                                               -0.2
                   -0.3                                                                               -0.3
                   -0.4                                                                               -0.4
                   -0.5                                                                               -0.5

                         0                                                                                  0

                                           OFFSET ERROR                                                                                          GAIN ERROR
                                         vs. TEMPERATURE                                                                                      vs. TEMPERATURE

                    0.30                                      VREFIN = 1.024V                          0.30
                    0.25                                                                               0.25
                    0.20                               CHANNEL A                                       0.20
                    0.15OFFSET ERROR (% FS)                                                            0.15                                   CHANNEL A                      VREFIN = 1.024V
                    0.10                                                                                                              MAX1191 toc290.10
                    0.05                                                                                           GAIN ERROR (% FS)0.05
                                                                                                                                                                                                                                                                                                           MAX1191 toc30
                       0                                                                                  0                                                          CHANNEL B
                   -0.05                                                                              -0.05
                   -0.10                 CHANNEL B                                                    -0.10

                         -40  -15 10                    35                                60      85        -40                -15                               10      35     60            85

                                         TEMPERATURE (C)                                                                                     TEMPERATURE (C)

                          INPUT BANDWIDTH               MAX1191 toc31                     0.5130         REFERENCE VOLTAGE     MAX1191 toc32                     0.5130         REFERENCE VOLTAGE                                                                                                                                                                                   MAX1191 toc33
                   vs. ANALOG INPUT FREQUENCY                                             0.5125    vs. ANALOG SUPPLY VOLTAGE                                    0.5125           vs. TEMPERATURE

           6                                                                                      VDD = VREFIN                                                           VDD = VREFIN

           4       SMALL-SIGNAL

                   BANDWIDTH

           2       -20dB FS

           0                                                           VREFP - VREFN (V)  0.5120                                              VREFP - VREFN (V)  0.5120

GAIN (dB)  -2                                                                             0.5115                                                                 0.5115
                                            FULL-POWER

           -4                 BANDWIDTH                                                   0.5110                                                                 0.5110

                              -0.5dB FS

           -6

           -8                                                                             0.5105                                                                 0.5105

           -10                                                                            0.5100                                                                 0.5100
                1                                                                                 2.7 2.8 2.9 3.0 3.1 3.2 3.3 3.4 3.5 3.6
                   10         100                       1000                                                                                                             -40 -15 10                                                                                                                                                                                         35  60  85
                                                                                                                           VDD (V)
                   ANALOG INPUT FREQUENCY (MHz)                                                                                                                                     TEMPERATURE (C)

12 ______________________________________________________________________________________
          Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                             Typical Operating Characteristics (continued)                                                                                                                                                                                                                                        MAX1191

(VDD = 3.0V, OVDD = 1.8V, VREFIN = VDD (internal reference), CL  10pF at digital outputs, differential input at -0.5dB FS, fCLK =
7.500567MHz at 50% duty cycle, TA = +25C, unless otherwise noted.)

                         SUPPLY CURRENT                                         SUPPLY CURRENT
                                                                              vs. SAMPLING RATE
                      vs. INPUT FREQUENCY
                                                                7
          0.9                                4.3 MAX1191 toc34        fIN = 2.017059MHz

                                                                6
          DIGITAL SUPPLY CURRENT (mA)DIGITAL SUPPLY CURRENT
                                                                                    ANALOG SUPPLY CURRENT (mA)0.84.2

                                                                                                                    SUPPLY CURRENT (mA)5A
                                                                                                                                                                                                                                                                                                                   MAX1191 toc35
          0.7                                   4.1             4
                                                                                                            B
          0.6     ANALOG SUPPLY CURRENT         4.0
                                                                3

                                                                2               C

          0.5                                   3.9             1

          0.4                                   3.8             0

               0      1  2                3  4                     0  5     10          15                     20

                         fIN (MHz)                                          fCLK (MHz)

                                                                A: ANALOG SUPPLY CURRENT (IDD) - INTERNAL AND BUFFERED EXTERNAL
                                                                  REFERENCE MODES

                                                                B: ANALOG SUPPLY CURRENT (IDD) - UNBUFFERED EXTERNAL REFERENCE MODE
                                                                C: DIGITAL SUPPLY CURRENT (IODD) - ALL REFERENCE MODES

                                                                                        Pin Description

  PIN          NAME                                                                   FUNCTION
    1           INA-     Channel A Negative Analog Input. For single-ended operation, connect INA- to COM.
    2           INA+     Channel A Positive Analog Input. For single-ended operation, connect signal source to INA+.
                GND      Analog Ground. Connect all GND pins together.
3, 5, 10        CLK      Converter Clock Input
    4           INB+     Channel B Positive Analog Input. For single-ended operation, connect signal source to INB+.
    6           INB-     Channel B Negative Analog Input. For single-ended operation, connect INB- to COM.
    7
                VDD      Converter Power Input. Connect to a 2.7V to 3.6V power supply. Bypass VDD to GND with a
8, 9, 28                 combination of a 2.2F capacitor in parallel with a 0.1F capacitor.
               OGND
   11                    Output Driver Ground
               OVDD
   12                    Output Driver Power Input. Connect to a 1.8V to VDD power supply. Bypass OVDD to GND with a
                 D7      combination of a 2.2F capacitor in parallel with a 0.1F capacitor.
   13            D6
   14            D5      Tri-State Digital Output. D7 is the most significant bit (MSB).
   15            D4      Tri-State Digital Output
   16                    Tri-State Digital Output
                 A/B     Tri-State Digital Output
   17                    Channel Data Indicator. This digital output indicates channel A data (A/B = 1) or channel B data
                 D3      (A/B = 0) is present on the output.
   18            D2
   19            D1      Tri-State Digital Output
   20            D0      Tri-State Digital Output
   21           PD1      Tri-State Digital Output
   22                    Tri-State Digital Output. D0 is the least significant bit (LSB).
                         Power-Down Digital Input 1. See Table 3.

                  ______________________________________________________________________________________ 13
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191                                                                                        Pin Description (continued)

         PIN                  NAME                                                 FUNCTION

         23                   PD0    Power-Down Digital Input 0. See Table 3.

         24                   REFIN Reference Input. Internally pulled up to VDD.

         25                   COM    Common-Mode Voltage I/O. Bypass COM to GND with a 0.33F capacitor.

         26                   REFN   Negative Reference I/O. Conversion range is (VREFP - VREFN). Bypass REFN to GND with a 0.33F
                                     capacitor.

         27                   REFP   Positive Reference I/O. Conversion range is (VREFP - VREFN). Bypass REFP to GND with a 0.33F

                                     capacitor.

         --                   EP     Exposed Paddle. Internally connected to pin 3. Externally connect EP to GND.

                                                    +                                                    Detailed Description

                              T/H                             x2                  The MAX1191 uses a seven-stage, fully differential,
                                                                                  pipelined architecture (Figure 1) that allows for high-
                                                        -                         speed conversion while minimizing power consump-
                                                                                  tion. Samples taken at the inputs move progressively
              FLASH                  DAC                                          through the pipeline stages every half-clock cycle.
                                                                                  Including the delay through the output latch, the total
              ADC                                                                 clock-cycle latency is 5 clock cycles for channel A and
                                                                                  5.5 clock cycles for channel B.
         INA+                        1.5 BITS  STAGE 2                   STAGE 7
                         T/H         STAGE 1                                      At each stage, flash ADCs convert the held input volt-
                                                                                  ages into a digital code. The following digital-to-analog
         INA-                                                                     converter (DAC) converts the digitized result back into
                                                                                  an analog voltage, which is then subtracted from the
                                               DIGITAL ERROR CORRECTION           original held input signal. The resulting error signal is
                                                                D0D7             then multiplied by two, and the product is passed along
                                                                                  to the next pipeline stage where the process is repeated
         Figure 1. Pipeline Architecture--Stage Blocks                            until the signal has been processed by all stages. Digital
                                                                                  error correction compensates for ADC comparator off-
                                                                                  sets in each pipeline stage and ensures no missing
                                                                                  codes. Figure 2 shows the MAX1191 functional diagram.

                               INA+                                                                                 VDD
                               INA-
                                                           PIPELINE               /                                 GND
                              REFIN                                                                     /
                              REFP             T/H         ADC           / DEC                 MAX1191 POWER        PD0
                               COM                                                /
                              REFN                         A                                               CONTROL  PD1

                               INB+                                                                                 OVDD
                               INB-
                                                           REFERENCE              MULTIPLEXER              OUTPUT   D0D7
                                                           SYSTEM AND                                      DRIVERS  A/B
                                                                                                                    OGND
                                                               BIAS
                                                             CIRCUITS

                                                           PIPELINE

                                               T/H         ADC           / DEC                             TIMING   CLK

                                                           B

         Figure 2. MAX1191 Functional Diagram
         14 ______________________________________________________________________________________
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                     INTERNAL                                  COM                                                         MAX1191
                       BIAS
                                                               S5a
                     S2a

                                                          C1a       S3a

      S4a

INA+                                                                         OUT

                C2a

           S4c       S1

INA-                                                                              OUT
                                                          C1b
      S4b       C2b

                            S2b                                         S3b                                CLK
                     INTERNAL                                      S5b
                                                               COM
                       BIAS
                                                                             HOLD             HOLD
                     INTERNAL
                       BIAS                                    COM                     TRACK        TRACK  INTERNAL
                                                                                                           NONOVERLAPPING
                     S2a                                                                                   CLOCK SIGNALS

                                                               S5a

                                                          C1a       S3a

      S4a

INB+                                                                         OUT

                C2a                                                                        MAX1191

           S4c       S1                                                      OUT

INB-

      S4b       C2b

                                                          C1b

                            S2b                                         S3b
                                                                   S5b
                     INTERNAL                                  COM
                       BIAS

Figure 3. Internal T/H Circuits                                fier input, and open simultaneously with S1, sampling
                                                               the input waveform. Switches S4a, S4b, S5a, and S5b
             Input Track-and-Hold (T/H) Circuits               are then opened before switches S3a and S3b connect
Figure 3 displays a simplified functional diagram of the       capacitors C1a and C1b to the output of the amplifier
input T/H circuits. In track mode, switches S1, S2a,           and switch S4c is closed. The resulting differential volt-
S2b, S4a, S4b, S5a, and S5b are closed. The fully dif-         ages are held on capacitors C2a and C2b. The ampli-
ferential circuits sample the input signals onto the two       fiers charge capacitors C1a and C1b to the same
capacitors (C2a and C2b) through switches S4a and
S4b. S2a and S2b set the common mode for the ampli-

______________________________________________________________________________________ 15
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191  Table 1. Reference Modes

             VREFIN                                                        REFERENCE MODE
          >0.8 x VDD
                      Internal reference mode. VREF is internally generated to be 0.512V. Bypass REFP, REFN, and COM
         1.024V 10%  each with a 0.33F capacitor.

                      Buffered external reference mode. An external 1.024V 10% reference voltage is applied to
                      REFIN. VREF is internally generated to be VREFIN/2. Bypass REFP, REFN, and COM each with a
                      0.33F capacitor. Bypass REFIN to GND with a 0.1F capacitor.

         <0.3V        Unbuffered external reference mode. REFP, REFN, and COM are driven by external reference
                      sources. VREF is the difference between the externally applied VREFP and VREFN. Bypass REFP,
                      REFN, and COM each with a 0.33F capacitor.

         values originally held on C2a and C2b. These values           MAX1191                 62.5A
         are then presented to the first stage quantizers and iso-              REFP
         late the pipelines from the fast-changing inputs. The
         wide input bandwidth T/H amplifiers allow the MAX1191         4k                              1.75V
         to track and sample/hold analog inputs of high frequen-                                       1.5V
         cies (>Nyquist). Both ADC inputs (INA+, INB+, INA-,                                      0A  1.25V
         and INB-) can be driven either differentially or single                   COM
         ended. Match the impedance of INA+ and INA-, as well
         as INB+ and INB-, and set the common-mode voltage             4k                62.5A
         to midsupply (VDD/2) for optimum performance.                             REFN

                                Analog Inputs and Reference            Figure 4. Unbuffered External Reference Mode Impedance
                                                       Configurations
                                                                       VREFP to (VDD/2 +0.256V) 10%, and drive VREFN to
         The MAX1191 full-scale analog input range is VREF            (VDD/2 - 0.256V) 10%. Bypass REFP, REFN, and COM
         with a common-mode input range of VDD/2 0.2V. VREF           each with a 0.33F capacitor.
         is the difference between VREFP and VREFN. The
         MAX1191 provides three modes of reference operation.          For detailed circuit suggestions and how to drive this
         The voltage at REFIN (VREFIN) sets the reference oper-        dual ADC in buffered/unbuffered external reference
         ation mode (Table 1).                                         mode, see the Applications Information section.

         In internal reference mode, connect REFIN to VDD or                                                    Clock Input (CLK)
         leave REFIN unconnected. VREF is internally generated         CLK accepts a CMOS-compatible signal level. Since
         to be 0.512V 3%. COM, REFP, and REFN are low-                the interstage conversion of the device depends on the
         impedance outputs with VCOM = VDD/2, VREFP = VDD/2            repeatability of the rising and falling edges of the exter-
         + VREF/2, and VREFN = VDD/2 - VREF/2. Bypass REFP,            nal clock, use a clock with low jitter and fast rise and
         REFN, and COM each with a 0.33F capacitor.                   fall times (<2ns). In particular, sampling occurs on the
                                                                       rising edge of the clock signal, requiring this edge to
         In buffered external reference mode, apply a 1.024V
         10% at REFIN. In this mode, COM, REFP, and REFN
         are low-impedance outputs with VCOM = VDD/2, VREFP =
         VDD/2 + VREFIN/4, and VREFN = VDD/2 - VREFIN/4.
         Bypass REFP, REFN, and COM each with a 0.33F
         capacitor. Bypass REFIN to GND with a 0.1F capacitor.

         In unbuffered external reference mode, connect REFIN
         to GND. This deactivates the on-chip reference buffers
         for COM, REFP, and REFN. With their buffers shut
         down, these nodes become high-impedance inputs
         (Figure 4) and can be driven through separate, external
         reference sources. Drive VCOM to VDD/2 10%, drive

         16 ______________________________________________________________________________________
               Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                            5 CLOCK-CYCLE LATENCY (CHA), 5.5 CLOCK-CYCLE LATENCY (CHB)                                                                                        MAX1191

   CHA              tCLK

CHB            tCL           tCH

  CLK                             tDOA
    tDOB
    A/B        CHB           CHA     CHB    CHA       CHB    CHA  CHB                                   CHA        CHB  CHA                         CHB  CHA             CHB
   tDA/B
D0D7         D0B           D1A     D1B    D2A       D2B    D3A  D3B                                   D4A        D4B  D5A                         D5B  D6A             D6B

Figure 5. System Timing Diagram                                                                                    1LSB = 2 x VREF                       VREF = VREFP - VREFN
                                                                                                                              256                            VREF
provide lowest possible jitter. Any significant aperture
jitter would limit the SNR performance of the on-chip                                                                        VREF
ADCs as follows:

          SNR  =    20                      1                                                        1111 1111                                                              VREF
                             log  2          fIN     tAJ                                               1111 1110
                                                                                                        1111 1101

where fIN represents the analog input frequency and                    OFFSET BINARY OUTPUT CODE (LSB)  1000 0001                                                              (COM)
tAJ is the time of the aperture jitter.                                                                 1000 0000
                                                                                                        0111 1111
Clock jitter is especially critical for undersampling
applications. The clock input should always be consid-                                                  0000 0011                                                              VREF
ered as an analog input and routed away from any ana-                                                   0000 0010
log input or other digital signal lines. The MAX1191                                                    0000 0001                                            -1 0 +1     +125 +126 +127 +128
clock input operates with a VDD/2 voltage threshold                                                     0000 0000
and accepts a 50% 10% duty cycle (see Typical                                                                                                             (COM)
Operating Characteristics).                                                                                                    -128 -127 -126 -125  INPUT VOLTAGE (LSB)

                      System Timing Requirements                  Figure 6. Transfer Function
Figure 5 shows the relationship between the clock, ana-
log inputs, A/B indicator, and the resulting output data.                                 Digital Output Data (D0D7),
Channel A (CHA) and channel B (CHB) are simultane-                                       Channel Data Indicator (A/B)
ously sampled on the rising edge of the clock signal              D0D7 and A/B are TTL/CMOS-logic compatible. The
(CLK) and the resulting data is multiplexed at the out-           digital output coding is offset binary (Table 2, Figure 6).
put. CHA data is updated on the rising edge and CHB               The capacitive load on the digital outputs D0D7
data is updated on the falling edge of the CLK. The A/B           should be kept as low as possible (<15pF) to avoid
indicator follows CLK with a typical delay time of 6ns            large digital currents feeding back into the analog por-
and remains high when CHA data is updated and low                 tion of the MAX1191 and degrading its dynamic perfor-
when CHB data is updated. Including the delay                     mance. Buffers on the digital outputs isolate them from
through the output latch, the total clock-cycle latency is
5 clock cycles for CHA and 5.5 clock cycles for CHB.

                    ______________________________________________________________________________________ 17
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191  Table 2. Output Codes vs. Input Voltage

         DIFFERENTIAL INPUT VOLTAGE     DIFFERENTIAL INPUT        OFFSET BINARY   OUTPUT DECIMAL CODE
                         (IN+ - IN-)               (LSB)                (D7D0)                  255
                                                    +127               1111 1111                 254
              VREF    127                                             1111 1110                 129
                       128               (+ full scale 1 LSB)        1000 0001                 128
                                                    +126               1000 0000                 127
              VREF    126                                             0111 1111                   1
                       128               (+ full scale 2 LSB)        0000 0001                   0
                                                                       0000 0000
              VREF     1                             +1
                       128
                                             0 (bipolar zero)
              VREF     0
                       128                            -1

              - VREF     1                         -127
                         128              (- full scale + 1 LSB)

              - VREF    127                -128 (- full scale)
                         128

              - VREF    128
                         128

         Table 3. Power Logic

         PD0  PD1             POWER MODE        ADC                INTERNAL   CLOCK DISTRIBUTION    OUTPUTS
                                                                  REFERENCE
         0    0               Shutdown          Off                                         Off      Tri-state
                                                                         Off                On       Tri-state
         0    1               Standby           Off                      On                 On       Tri-state
                                                                         On                 On
         1    0                Idle             On                       On                              On

         1    1               Normal operating  On

         heavy capacitive loads. To improve the dynamic perfor-   wake-up time from shutdown mode is dominated by the
         mance of the MAX1191, add 100 resistors in series        time required to charge the capacitors at REFP, REFN,
         with the digital outputs close to the MAX1191. Refer to  and COM. In internal reference mode and buffered
         the MAX1193 Evaluation Kit schematic for an example      external reference mode, the wake-up time is typically
         of the digital outputs driving a digital buffer through  20s. When operating in the unbuffered external refer-
         100 series resistors.                                    ence mode, the wake-up time is dependent on the
                                                                  external reference drivers. When the outputs transition
                                       Power Modes (PD0, PD1)     from tri-state to on, the last converted word is placed
         The MAX1191 has four power modes that are con-           on the digital outputs.
         trolled with PD0 and PD1. Four power modes allow the
         MAX1191 to efficiently use power by transitioning to a   In standby mode, the reference and clock distribution
         low-power state when conversions are not required        circuits are powered up, but the pipeline ADCs are
         (Table 3).                                               unpowered and the outputs are in tri-state. The wake-
                                                                  up time from standby mode is dominated by the 5.5s
         Shutdown mode offers the most dramatic power sav-        required to activate the pipeline ADCs. When the out-
         ings by shutting down all the analog sections of the     puts transition from tri-state to on, the last converted
         MAX1191 and placing the outputs in tri-state. The        word is placed on the digital outputs.

         18 ______________________________________________________________________________________
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                                            R4    R5                                                                MAX1191
                                                           600   600

                                                                       RISO                           MAX1191

                                                                       22

                           R1                                                          INA-
                          600                                                CIN

VCOM = 0.5V TO 1.5V                                                          5pF
    VSIG = 85mVP-P
                     R2    R3
                     300  600

                                                            R6    R7         COM
                                                           600   600
                                                                                        AV = 6V/V
                                                            R8    R9                    VCOM = VDD/2
                                                           600   600

                                                                       RISO
                                                                       22

                                                                                                INA+
                                                                                      CIN
                                                                                      5pF

                                                            R10   R11
                                                           600   600

OPERATIONAL AMPLIFIERS                                                 RESISTOR NETWORKS
                                                                       RESISTOR NETWORKS ENSURE PROPER THERMAL AND TOLERANCE
CHOOSE EITHER OF THE MAX4452/MAX4453/MAX4454 SINGLE/                   MATCHING. FOR R1, R2, AND R3 USE A NETWORK SUCH AS VISHAY'S
                                                                       3R MODEL NUMBER 300192. FOR R4R11, USE A NETWORK SUCH AS
DUAL/QUAD +3V, 200MHz OP AMPS FOR USE WITH THIS CIRCUIT.               VISHAY'S 4R MODEL NUMBER 300197.

CONNECT THE POSITIVE SUPPLY RAIL (VCC) TO 3V. CONNECT THE
NEGATIVE SUPPLY RAIL (VEE) TO GROUND. DECOUPLE VCC WITH A
0.1F CAPACITOR TO GROUND.

Figure 7. DC-Coupled Differential Input Driver

In idle mode, the pipeline ADCs, reference, and clock                            Applications Information
distribution circuits are powered, but the outputs are
forced to tri-state. The wake-up time from idle mode is          The circuit of Figure 7 operates from a single 3V supply
dominated by the 5ns required for the output drivers to          and accommodates a wide 0.5V to 1.5V input common-
start from tri-state. When the outputs transition from tri-      mode voltage range for the analog interface between
state to on, the last converted word is placed on the            an RF quadrature demodulator (differential, DC-cou-
digital outputs.                                                 pled signal source) and a high-speed ADC.
                                                                 Furthermore, the circuit provides required SINAD and
In the normal operating mode, all sections of the                SFDR to demodulate a wideband (BW = 3.84MHz),
MAX1191 are powered.                                             QAM-16 communication link. RISO isolates the op amp
                                                                 output from the ADC capacitive input to prevent ringing
                                                                 and oscillation. CIN filters high-frequency noise.

                     ______________________________________________________________________________________ 19
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191                      25                                                                 REFP

                                          22pF  INA+
                                                COM
              0.1F                             INA-              VIN                    0.1F  1k RISO
                                                                                                         50
                                                     MAX1191             MAX4108
         VIN         1 T1 6                     INB+                                100                            INA+
                                                                                                                   COM
                                                INB-                                                         CIN   INA-

              N.C. 2    5                                                                       1k           22pF   MAX1191

                     3  4    2.2F 0.1F                                                                           INB+

              MINICIRCUITS                                                                      REFN  0.1F        INB-
               TT1-6-KK81                                                                       REFP         RISO
                                                                                                            50
                                      25
                                                                                                             CIN
                                                                       100                                 22pF

                                          22pF

                             25

                                          22pF                                                  1k RISO
                                                                                                         50
              0.1F                                               VIN                    0.1F

         VIN         1 T1 6                                            MAX4108
                                                                                  100
                                                                                                             CIN

              N.C. 2    5                                                                       1k           22pF

                     3  4    2.2F 0.1F

              MINICIRCUITS                                                                      REFN  0.1F
               TT1-6-KK81                                                                                    RISO
                                                                                                            50
                                      25
                                                                                                             CIN
                                                                       100                                 22pF

                                          22pF

         Figure 8. Transformer-Coupled Input Drive                Figure 9. Using an Op Amp for Single-Ended, AC-Coupled
                                                                  Input Drive
                                 Using Transformer Coupling
         An RF transformer (Figure 8) provides an excellent       anced, and each of the ADC inputs only requires half
         solution to convert a single-ended source signal to a    the signal swing compared to single-ended mode.
         fully differential signal, required by the MAX1191 for
         optimum performance. Connecting the center tap of the            Single-Ended AC-Coupled Input Signal
         transformer to COM provides a VDD/2 DC level shift to    Figure 9 shows an AC-coupled, single-ended applica-
         the input. Although a 1:1 transformer is shown, a step-  tion. Amplifiers such as the MAX4108 provide high
         up transformer can be selected to reduce the drive       speed, high bandwidth, low noise, and low distortion to
         requirements. A reduced signal swing from the input      maintain the input signal integrity.
         driver, such as an op amp, can also improve the overall
         distortion.                                                          Buffered External Reference Drives
                                                                                                                 Multiple ADCs
         In general, the MAX1191 provides better SFDR and
         THD with fully differential input signals than single-   The buffered external reference mode allows for more
         ended drive, especially for high input frequencies. In   control over the MAX1191 reference voltage and allows
         differential input mode, even-order harmonics are lower  multiple converters to use a common reference. To
         as both inputs (INA+, INA- and/or INB+, INB-) are bal-   drive one MAX1191 in buffered external reference
                                                                  mode, the external circuit must sink 0.7A, allowing one
                                                                  reference circuit to easily drive the REFIN of multiple
                                                                  converters to 1.024V 10%.

         20 ______________________________________________________________________________________
           Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

       3V                                                                                                                             MAX1191

0.1F                   1.248V                                                     24 REFIN VDD
           1                                                            0.1F

                   2

           MAX6061    10Hz                          1%                  0.33F  27 REFP N = 1
                 3  LOWPASS                         20k                 0.33F
                                                                                          MAX1191
                     FILTER
                                                                                26 REFN

                    1F                             1%                          25 COM
                                                    90.9k

                                                             3V         0.33F            GND

NOTE: ONE FRONT-END REFERENCE     3                      5       0.1F      1.023V
                                                                 1 15
CIRCUIT PROVIDES 15mA OF OUTPUT                                                   24 REFIN VDD
                                                                        0.1F
DRIVE AND SUPPORTS OVER 1000 MAX1191s.              MAX4250                                        0.1F  2.2F
                                                 4

                                                         2

                                                                        0.33F  27 REFP N = 1000
                                                                        0.33F
                                                                                          MAX1191

                                                                                26 REFN

                                                                                25 COM

                                                                        0.33F            GND

Figure 10. External Buffered (MAX4250) Reference Drive Using a MAX6062 Bandgap Reference

Figure 10 shows the MAX6061 precision bandgap ref-                              Unbuffered External Reference Drives
erence used as a common reference for multiple con-                                                                    Multiple ADCs
verters. The 1.248V output of the MAX6061 is divided
down to 1.023V as it passes through a one-pole, 10Hz,                   The unbuffered external reference mode allows for pre-
lowpass filter to the MAX4250. The MAX4250 buffers                      cise control over the MAX1191 reference and allows
the 1.023V reference before its output is applied to the                multiple converters to use a common reference.
MAX1191. The MAX4250 provides a low offset voltage                      Connecting REFIN to GND disables the internal refer-
(for high gain accuracy) and a low noise level.                         ence, allowing REFP, REFN, and COM to be driven
                                                                        directly by a set of external reference sources.

                    ______________________________________________________________________________________ 21
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191  3V

                                            2.500V

                 0.1F      1
                                    2
                                                                                                                   VDD
                        MAX6066                                                                         27 REFP
                                                                                                                  N=1
                                                         1%                                     0.33F
                                                         30.1k
                                                                                      1.748V
                                                         3                                              26        MAX1191         24
                                                                                         330F
                            3                                   1/4  1          47       6V                 REFN           REFIN
                                                                               1.47k
                                                         2 MAX4254                    1.498V    0.33F
                                                                        10F    47
                                                    1F                    6V  1.47k     330F          25 COM
                                                                                         6V
         NOTE: ONE FRONT-END                             1%                     47              0.33F            GND
         REFERENCE CIRCUIT                               10.0k                 1.47k  1.248V
         SUPPORTS UP TO 160 MAX1191s.
                                                         5                               330F
                                                                                         6V
                                                                1/4  7

                                                         6 MAX4254                                                         0.1F      2.2F
                                                                        10F
             3V                                                            6V

                                          UNCOMMITTED    1%                                             27 REFP   VDD
             1M                                          10.0k

                                     0.1F               10                                                       N = 160
                                    4
                        12                                      1/4  8                          0.33F

                               1/4      14                  MAX4254                                               MAX1191
                                                         9
                        13 MAX4254                                                                      26  REFN           REFIN  24
                                                                        10F
             1M                                                            6V

                                    11                                                          0.33F

                                                         1%                                             25 COM
                                                         49.9k

                                                                                                0.33F            GND

         Figure 11. External Unbuffered Reference Driving 160 ADCs with MAX4254 and MAX6066

         Figure 11 shows the MAX6066 precision bandgap ref-                           ages set the differential full-scale range of the associat-
         erence used as a common reference for multiple con-                          ed ADCs at 0.5V.
         verters. The 2.500V output of the MAX6066 is followed
         by a 10Hz lowpass filter and precision voltage-divider.                      The common power supply for all active components
         The MAX4254 buffers the taps of this divider to provide                      removes any concern regarding power-supply
         the 1.75V, 1.5V, and 1.25V sources to drive REFP,                            sequencing when powering up or down.
         REFN, and COM. The MAX4254 provides a low offset
         voltage and low noise level. The individual voltage fol-                     With the outputs of the MAX4252 matching better than
         lowers are connected to 10Hz lowpass filters, which fil-                     0.1%, the buffers and subsequent lowpass filters sup-
         ter both the reference-voltage and amplifier noise to a                      port as many as 160 MAX1191s.
         level of 3nV/Hz. The 1.75V and 1.25V reference volt-

         22 ______________________________________________________________________________________
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                                          MAX2451                                      A/B      DSP     MAX1191
                                                                                                               POST-
                                                                             0      INA+                   PROCESSING
                                                                                90  INA-

                                                                      8                 MAX1191
                                                                                     INB+
                                                                                     INB-

DOWNCONVERTER

Figure 12. Typical QAM Receiver Application               ably on the same side as the ADC, using surface-
                                                          mount devices for minimum inductance. Bypass VDD to
      Typical QAM Demodulation Application                GND with a 0.1F ceramic capacitor in parallel with a
Quadrature amplitude modulation (QAM) is frequently       2.2F bipolar capacitor. Bypass OVDD to OGND with a
used in digital communications. Typically found in        0.1F ceramic capacitor in parallel with a 2.2F bipolar
spread-spectrum-based systems, a QAM signal repre-        capacitor. Bypass REFP, REFN, and COM each to
sents a carrier frequency modulated in both amplitude     GND with a 0.33F ceramic capacitor.
and phase. At the transmitter, modulating the baseband
signal with quadrature outputs, a local oscillator fol-   Multilayer boards with separated ground and power
lowed by subsequent upconversion can generate the         planes produce the highest level of signal integrity. Use
QAM signal. The result is an in-phase (I) and a quadra-   a split ground plane arranged to match the physical
ture (Q) carrier component, where the Q component is      location of the analog ground (GND) and the digital
90 phase shifted with respect to the in-phase compo-     output driver ground (OGND) on the ADC's package.
nent. At the receiver, the QAM signal is demodulated      Connect the MAX1191 exposed backside paddle to
into analog I and Q components. Figure 12 displays the    GND. Join the two ground planes at a single point such
demodulation process performed in the analog domain       that the noisy digital ground currents do not interfere
using the MAX1191 dual-matched, 3V, 8-bit ADC and         with the analog ground plane. The ideal location of this
the MAX2451 quadrature demodulator to recover and         connection can be determined experimentally at a
digitize the I and Q baseband signals. Before being dig-  point along the gap between the two ground planes,
itized by the MAX1191, the mixed-down signal compo-       which produces optimum results. Make this connection
nents can be filtered by matched analog filters, such as  with a low-value, surface-mount resistor (1 to 5), a
Nyquist or pulse-shaping filters. The filters remove      ferrite bead, or a direct short. Alternatively, all ground
unwanted images from the mixing process, thereby          pins could share the same ground plane, if the ground
enhancing the overall signal-to-noise (SNR) perfor-       plane is sufficiently isolated from any noisy, digital sys-
mance and minimizing intersymbol interference.            tems ground plane (e.g., downstream output buffer or
                                                          DSP ground plane).
                    Grounding, Bypassing,
                                                          Route high-speed digital signal traces away from the
                            and Board Layout              sensitive analog traces of either channel. Make sure to
                                                          isolate the analog input lines to each respective con-
The MAX1191 requires high-speed board layout design       verter to minimize channel-to-channel crosstalk. Keep
techniques. Refer to the MAX1193 Evaluation Kit data      all signal lines short and free of 90 turns.
sheet for a board layout reference. Locate all bypass
capacitors as close to the device as possible, prefer-

______________________________________________________________________________________ 23
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

MAX1191         CLK                                                              Dynamic Parameter Definitions

           ANALOG                                                                                                        Aperture Jitter
              INPUT                                                        Figure 13 depicts the aperture jitter (tAJ), which is the
                                                                           sample-to-sample variation in the aperture delay.
                     tAD
                                                tAJ                                                                      Aperture Delay
                                                                           Aperture delay (tAD) is the time defined between the
          SAMPLED                                                          rising edge of the sampling clock and the instant when
         DATA (T/H)                                                        an actual sample is taken (Figure 13).

         T/H TRACK                       HOLD        TRACK                                          Signal-to-Noise Ratio (SNR)
                                                                           For a waveform perfectly reconstructed from digital
         Figure 13. T/H Aperture Timing                                    samples, the theoretical maximum SNR is the ratio of
                                                                           the full-scale analog input (RMS value) to the RMS
                   Static Parameter Definitions                            quantization error (residual error). The ideal, theoretical
                                                                           minimum analog-to-digital noise is caused by quantiza-
                                    Integral Nonlinearity (INL)            tion error only and results directly from the ADC's reso-
         Integral nonlinearity is the deviation of the values on an        lution (N bits):
         actual transfer function from a straight line. This straight
         line can be either a best-straight-line fit or a line drawn                        SNRdB[max] = 6.02 N + 1.76
         between the end points of the transfer function, once
         offset and gain errors have been nullified. The static lin-       In reality, there are other noise sources besides quanti-
         earity parameters for the MAX1191 are measured using              zation noise: thermal noise, reference noise, clock jitter,
         the end-point method.                                             etc. SNR is computed by taking the ratio of the RMS
                                                                           signal to the RMS noise. RMS noise includes all spec-
                              Differential Nonlinearity (DNL)              tral components to the Nyquist frequency excluding the
         Differential nonlinearity is the difference between an            fundamental, the first five harmonics, and the DC offset.
         actual step width and the ideal value of 1LSB. A DNL
         error specification of less than 1LSB guarantees no                     Signal-to-Noise Plus Distortion (SINAD)
         missing codes and a monotonic transfer function.                  SINAD is computed by taking the ratio of the RMS sig-
                                                                           nal to the RMS noise. RMS noise includes all spectral
                                                            Offset Error   components to the Nyquist frequency excluding the
         Ideally, the midscale MAX1191 transition occurs at 0.5            the fundamental and the DC offset.
         LSB above midscale. The offset error is the amount of
         deviation between the measured transition point and                                Effective Number of Bits (ENOB)
         the ideal transition point.
                                                                           ENOB specifies the dynamic performance of an ADC at
                                                               Gain Error  a specific input frequency and sampling rate. An ideal
         Ideally, the full-scale MAX1191 transition occurs at 1.5          ADC's error consists of quantization noise only. ENOB
         LSB below full-scale. The gain error is the amount of             for a full-scale sinusoidal input waveform is computed
         deviation between the measured transition point and               from:
         the ideal transition point with the offset error removed.
                                                                                               ENOB = SINAD - 1.76
                                                                                                                    6.02

         24 ______________________________________________________________________________________
               Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                 Total Harmonic Distortion (THD)                                 Third-Order Intermodulation (IM3)           MAX1191
THD is typically the ratio of the RMS sum of the first five       IM3 is the power of the worst third-order intermodula-
harmonics of the input signal to the fundamental itself.          tion product relative to the input power of either input
This is expressed as:                                             tone when two tones, f1 and f2, are present at the
                                                                  inputs. The third-order intermodulation products are (2
                      V2 2  +  V3 2  +  V4 2  +  V5 2  +  V6 2    x f1 f2), (2 x f2 f1). The individual input tone levels
                                        V1                        are at -7dB FS.
THD  =  20    log                                             
                                                                                                 Power-Supply Rejection
                                                                  Power-supply rejection is defined as the shift in offset
                                                                  and gain error when the power supplies are moved
where V1 is the fundamental amplitude, and V2V6 are              5%.
the amplitudes of the 2nd- through 6th-order harmonics.
                                                                                                 Small-Signal Bandwidth
                 Third Harmonic Distortion (HD3)                  A small -20dB FS analog input signal is applied to an
HD3 is defined as the ratio of the RMS value of the third         ADC in such a way that the signal's slew rate does not
harmonic component to the fundamental input signal.               limit the ADC's performance. The input frequency is
                                                                  then swept up to the point where the amplitude of the
         Spurious-Free Dynamic Range (SFDR)                       digitized conversion result has decreased by -3dB.
SFDR is the ratio expressed in decibels of the RMS                Note that the track/hold (T/H) performance is usually
amplitude of the fundamental (maximum signal compo-               the limiting factor for the small-signal input bandwidth.
nent) to the RMS value of the next-largest spurious
component, excluding DC offset.                                                                     Full-Power Bandwidth
                                                                  A large -0.5dB FS analog input signal is applied to an
                 Intermodulation Distortion (IMD)                 ADC, and the input frequency is swept up to the point
IMD is the total power of the intermodulation products            where the amplitude of the digitized conversion result
relative to the total input power when two tones, f1 and          has decreased by -3dB. This point is defined as full-
f2, are present at the inputs. The intermodulation prod-          power input bandwidth frequency.
ucts are (f1 f2), (2 x f1), (2 x f2), (2 x f1 f2), (2 x f2
f1). The individual input tone levels are at -7dB FS.

                                                                                               Chip Information

                                                                  TRANSISTOR COUNT: 7925
                                                                  PROCESS: CMOS

                    ______________________________________________________________________________________ 25
Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC

                                                                                     Package Information

(The package drawing(s) in this data sheet may not reflect the most current specifications. For the latest package outline information
go to www.maxim-ic.com/packages.)
MAX1191
                                                                                  D2
                                                                                                                                                                                         QFN THIN.EPS
            D               0.15 C A                                              CL                       b  0.10 M C A B
                       D/2                        0.15 C B
                                                                                            D2/2
                            E/2
PIN # 1                             E                                      k
I.D.
                                                                                                              PIN # 1 I.D.

                                                                                                              0.35x45

                                                            (NE-1) X e                                        E2/2
                                                                                                                   CL E2

                                                                                                                   k
                                                                                                              L

                                                            DETAIL A                e
                                                                                  (ND-1) X e

                                                                              CL                                         CL

                                                                        L                                                    L

                                                                              e                                       e

                                            0.10 C
                                   A

                                               0.08 C

         C                  A1 A3

                                                                                  PROPRIETARY INFORMATION

                                                                                  TITLE:

                                                                                    PACKAGE OUTLINE

                                                                                  16, 20, 28, 32L, QFN THIN, 5x5x0.8 mm

                                                                                  APPROVAL        DOCUMENT CONTROL NO.       REV. 1

                                                                                                         21-0140             C2

26 ______________________________________________________________________________________
         Ultra-Low-Power, 7.5Msps, Dual 8-Bit ADC                                                                                                      MAX1191

                                                                 Package Information (continued)

(The package drawing(s) in this data sheet may not reflect the most current specifications. For the latest package outline information
go to www.maxim-ic.com/packages.)

                                  COMMON DIMENSIONS                                              EXPOSED PAD VARIATIONS

NOTES:                                                                                           PROPRIETARY INFORMATION
   1. DIMENSIONING & TOLERANCING CONFORM TO ASME Y14.5M-1994.
   2. ALL DIMENSIONS ARE IN MILLIMETERS. ANGLES ARE IN DEGREES.                                  TITLE:
   3. N IS THE TOTAL NUMBER OF TERMINALS.
   4. THE TERMINAL #1 IDENTIFIER AND TERMINAL NUMBERING CONVENTION SHALL CONFORM TO JESD 95-1      PACKAGE OUTLINE
        SPP-012. DETAILS OF TERMINAL #1 IDENTIFIER ARE OPTIONAL, BUT MUST BE LOCATED WITHIN THE
         ZONE INDICATED. THE TERMINAL #1 IDENTIFIER MAY BE EITHER A MOLD OR MARKED FEATURE.      16, 20, 28, 32L, QFN THIN, 5x5x0.8 mm

   5. DIMENSION b APPLIES TO METALLIZED TERMINAL AND IS MEASURED BETWEEN 0.25 mm AND 0.30 mm
         FROM TERMINAL TIP.

   6. ND AND NE REFER TO THE NUMBER OF TERMINALS ON EACH D AND E SIDE RESPECTIVELY.
   7. DEPOPULATION IS POSSIBLE IN A SYMMETRICAL FASHION.
   8. COPLANARITY APPLIES TO THE EXPOSED HEAT SINK SLUG AS WELL AS THE TERMINALS.
   9. DRAWING CONFORMS TO JEDEC MO220.
  10. WARPAGE SHALL NOT EXCEED 0.10 mm.

                                                                                                 APPROVAL  DOCUMENT CONTROL NO.  REV. 2

                                                                                                                  21-0140        C2

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are
implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 ____________________ 27

2003 Maxim Integrated Products  Printed USA        is a registered trademark of Maxim Integrated Products.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

1191器件购买:

数量 单价(人民币) mouser购买
1 ¥22.77 购买
100 ¥19.69 购买
500 ¥17.23 购买
1000 ¥16.41 购买
2000 ¥14.36 购买
5000 ¥13.95 购买
10000 ¥13.54 购买
25000 ¥12.17 购买
50000 ¥10.67 购买

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved